www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Zeichenprogramm CPLD?


Autor: Andi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
Habe bis jetzt mit AVR gearbeitet und will  mir mal die CPLD´s 
reinziehen.
Habe auch schon etwas ein Planung. Ich müsste 2x 74HC4094,1x 74HC238,1x 
74HC165,1x 74HC00 in ein CPLD "einbauen".
Meine Frage gibt es eine Art Zeichenprogi wo z.b. ich diese Gatter 
auswählen kann und wie einen Schaltplan verdrahten kann?
Später will ich dann mit VHDL anfangen, aber fürs erste will ich das 
ersteinmal Zeicherisch manchen. Um so mal reinzukommen.
Gruss Andi

Autor: René D. (Firma: www.dossmatik.de) (dose)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja es gibt grafische Tools, diese sind Herstellerspezifisch.
Fang gleich in VHDL an.

Zeichne doch mal den Schaltplan auf!

Es sind doch nur ein paar Schiebe register und ein Multiplexer.

Autor: Andi Z. (duderino65)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hi,

du meinst du willst die schieberegister mit einem cpld ansteuern nehme 
ich mal an. normalerweise hat die software (z.B. ispLEVER von lattice, 
Quartus oder das von Xilinx) schon eienn grafischen editor dabei. je 
nachdem welchen cpld du verwendest.
ich verwende gerade den MachXO von lattice und da ist sowas schon im 
softwarepacket enthalten.
aber ich denke bei sowas wäre es wohl in vhdl besser. kenne mich aber 
mit solchen schiebe regs nicht aus...

mfg auch Andi

Autor: Andi Z. (duderino65)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
achso die register im cpld machen...
jo war grad wohl bissle neben mir :-D

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>> fürs erste will ich das ersteinmal Zeichnerisch manchen.
> Fang gleich in VHDL an.
> Zeichne doch mal den Schaltplan auf!
LOL   ;-)

Autor: Andi (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hier mal der Plan, "Header 30" sollen die "Aussenwelt" darstellen.
Hab mir vorgestellt das mit einen Xilinx 95144 zu machen.
Gruss Andi

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Andi (Gast)

>      clpd.png
>      312,8 KB, 12 Downloads

Ein PNG und so groß?
AHA, erst als JPG vergewaltigen und dann als PNG speichern. Ohje!
Lies mal was über Bildformate.

>Hier mal der Plan, "Header 30" sollen die "Aussenwelt" darstellen.
>Hab mir vorgestellt das mit einen Xilinx 95144 zu machen.

Dann tu das. ISE hat einen Schematics Editor, dort kann man einfach die 
TTL Baustein zeichnen und verbinden. Fettig. Nimm ISE Classic 6.3, das 
reicht. Die neueren Versionen sind riesig und buggy.

MfG
Falk

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Andi:

Dein Plan sieht sehr nach Altium Designer aus. Da gibt es (wenn man die 
entsprechende Lizenz hat) sogar direkte Unterstützung für diverse CPLD 
und FPGA.

Duke

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.