Zeichenprogramm CPLD?

[Andi (Gast)]

Hallo,
Habe bis jetzt mit AVR gearbeitet und will  mir mal die CPLD´s 
reinziehen.
Habe auch schon etwas ein Planung. Ich müsste 2x 74HC4094,1x 74HC238,1x 
74HC165,1x 74HC00 in ein CPLD "einbauen".
Meine Frage gibt es eine Art Zeichenprogi wo z.b. ich diese Gatter 
auswählen kann und wie einen Schaltplan verdrahten kann?
Später will ich dann mit VHDL anfangen, aber fürs erste will ich das 
ersteinmal Zeicherisch manchen. Um so mal reinzukommen.
Gruss Andi

[René D. (Firma: www.dossmatik.de) (dose)]

Ja es gibt grafische Tools, diese sind Herstellerspezifisch.
Fang gleich in VHDL an.

Zeichne doch mal den Schaltplan auf!

Es sind doch nur ein paar Schiebe register und ein Multiplexer.

[Andi Z. (duderino65)]

hi,

du meinst du willst die schieberegister mit einem cpld ansteuern nehme 
ich mal an. normalerweise hat die software (z.B. ispLEVER von lattice, 
Quartus oder das von Xilinx) schon eienn grafischen editor dabei. je 
nachdem welchen cpld du verwendest.
ich verwende gerade den MachXO von lattice und da ist sowas schon im 
softwarepacket enthalten.
aber ich denke bei sowas wäre es wohl in vhdl besser. kenne mich aber 
mit solchen schiebe regs nicht aus...

mfg auch Andi

[Andi Z. (duderino65)]

achso die register im cpld machen...
jo war grad wohl bissle neben mir :-D

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

>> fürs erste will ich das ersteinmal Zeichnerisch manchen.
> Fang gleich in VHDL an.
> Zeichne doch mal den Schaltplan auf!
LOL   ;-)

[Andi (Gast)]

Hier mal der Plan, "Header 30" sollen die "Aussenwelt" darstellen.
Hab mir vorgestellt das mit einen Xilinx 95144 zu machen.
Gruss Andi

[Falk B. (falk)]

@  Andi (Gast)

>      clpd.png
>      312,8 KB, 12 Downloads

Ein PNG und so groß?
AHA, erst als JPG vergewaltigen und dann als PNG speichern. Ohje!
Lies mal was über Bildformate.

>Hier mal der Plan, "Header 30" sollen die "Aussenwelt" darstellen.
>Hab mir vorgestellt das mit einen Xilinx 95144 zu machen.

Dann tu das. ISE hat einen Schematics Editor, dort kann man einfach die 
TTL Baustein zeichnen und verbinden. Fettig. Nimm ISE Classic 6.3, das 
reicht. Die neueren Versionen sind riesig und buggy.

MfG
Falk

[Duke Scarring (Gast)]

@Andi:

Dein Plan sieht sehr nach Altium Designer aus. Da gibt es (wenn man die 
entsprechende Lizenz hat) sogar direkte Unterstützung für diverse CPLD 
und FPGA.

Duke