FlashFreeze Mode bei IGLOO FPGA mit internen Clock

[Flo (Gast)]

Hallo,

hat von euch jemand bei Actel IGLOO FPGAs den FlashFreeze Mode mit 
internem Oszillator genutzt? Mit Hilfe eines internen Ringoszillators 
kann der FPGA sich selbst wecken/schlafen schicken.

Hier die AppNote von Actel:
http://www.actel.com/documents/FlashFreeze_Ctrl_using_IOSC_AN.pdf

Mein Problem ist, das die IOBs wegoptimiert werden. Bis jetzt habe ich 
keine Lösung gefunden - kenn mich mit den Tools von Actel allerdings 
auch nicht besonders gut aus. Weiß jemand wie man die Optimierung beim 
Libero (Designer) ausschalten kann?

Vielleicht kann mir jemand weiterhelfen - oder hat sogar ein Beispiel in 
VHDL.

Viele Grüße,
Flo