Was sind Relationally Placed Macros?

[Voltavi (. (voltavi)]

Hallo liebe VHDL bzw. FPGA Experten!

Kann mir von Euch jemand erklären was Relationally Placed Macros sind 
und wo die Vorteile bzw. Anwendungen liegen?

Soweit ich das jetzt verstanden habe definiert man mit dem "RLOC" 
constraint ein Design welches Physikalisch immer an eine feste Stelle 
auf dem Die gemaped wird?

Gruß

Sven

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> welches Physikalisch immer an eine feste Stelle auf dem Die gemaped wird?
Nicht das gesamte Macro wird auf die selbe Stelle im FPGA 
abgebildet, sondern die einzelnen Komponenten des Macros zueinander 
werden in der Position definiert.

> wo die Vorteile bzw. Anwendungen liegen?
- die Laufzeiten und der Signalfluss sind (besser) definiert
- das Macro kann an unterschiedlichen Stellen im FPGA platziert werden
- das Macro kann auf unterschiedlich großen FPGAs implementiert werden
- das Macro selber kann auf dem FPGA mehrfach abgebildet werden

[Voltavi (. (voltavi)]

Super vielen Dank! Jetzt wird mir einiges klarer.