Problem mit Xilinx DCM

[_GastGast_ (Gast)]

Hallo,

ich hab ein FPGA-Board (SZ130-U00), das mit einem 3.686MHz Oszillator 
ausgestattet ist.

In der Doku heißt es, die Taktfrequenz wird über einen DCM noch 
vervielfacht.

Das Problem ist jetzt, dass aber der Xilinx DCM Core meckert, dass die 
Eingangstaktfrequenz mindestens 5MHz sein muss.

Ich benötige 5 * 3.686MHz (=18.43MHz). Kann ich als Eingangstaktfrequenz 
7,372MHz angeben und als gewünschte Taktfrequenz 36.86MHz und dann dem 
Eingang einfach nur 3.686MHz zuführen?

Oder kennt jemand andere Tricks?

Schöne Grüße,
GastGast

[Duke Scarring (Gast)]

Da hat wohl jemand beim Design das Datenblatt nicht richtig gelesen 
(oder die DCM wird absichtlich außerhalb der Spezifikation betrieben).

Funktioniert denn Dein Workaround?

Hier noch ein paar Vorschläge:

1. Du guckst wie es in den (hoffentlich vorhandenen) Referenzdesigns 
gelöst wird.

2. Du instanziierst die DCM per Hand und gibst die entsprechenden 
Parameter mit. (z.B. CLKFX_MULTIPLY=5)

3. Du kontaktierst mal den Hersteller und fragst, wie er sich das 
gedacht hat.

Duke

[Christian R. (supachris)]

Bei sehr niedrigen Frequenzen arbeitet der DCM nicht. Wenn im Datenblatt 
5MHz angegeben ist, stimmt das in aller Regel. Probieren kannst du es 
mit dem Trick, aber eine sichere Funktion ist dann nicht gewährleistet.

[Michael S. (Firma: www.das-labor.org) (laborsauron)]

Du beziehst dich wahrscheinlich auf einen Spartan 3e. Ich hatte so etwas 
ähnliches schon mal mit einem Spartan3 probiert, war aber erfolglos 
dabei.
Die DCM's mögen es gar nicht, wenn sie ausserhalb iher Spezifikation 
betrieben werden.