Forum: FPGA, VHDL & Co. Xilinx CoreGEN: Wo sind die Sinustabellen hin?


von Georg (Gast)


Lesenswert?

Ich habe vor 3 Jahren in einem Projekt eine Funktion genutzt, welche 
mittels CoreGen ein internes Block-RAM oder distributet RAM, bzw ROM als 
Sinustabelle nutzen konnte. Der Core belegte die Tabelle automatisch 
nach Vorgaben. Ich finde diese Funktion aber nirgens im aktuellen 
CoreGen.

Ich finde nur den CORDIC-Algo, aber der war es nicht.

Jemand eine Idee?

von René D. (Firma: www.dossmatik.de) (dose)


Lesenswert?

Der Cordic Algorithmus berechnet online die Werte, der war es bestimmt 
nicht.

von Michael (Gast)


Lesenswert?

Die Sinustabelle gibt es glaube ich im DDS Core.

Mfg Michael

von Christian R. (supachris)


Lesenswert?

Eventuell ist der alte Core noch drin, mit dem Haken bei "All Versions" 
kann man die älteren auch noch aktivieren.

von Georg (Gast)


Lesenswert?

Ja, sie sind im DDS Compiler Core.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.