Hallo, ich überlege/plane gerade einen LogicAnalyser selber zu bauen. Natürlich einen möglichst schnellen ;) Da fangen dann die Probleme an, die ganze Logik würde ich gerne in CPLDs verpacken aber die richtig schnellen laufen mit 1,8V. Ich bräuchte also am Eingang level-shifter, stehe aber gerade völlig auf dem Schlauch, wie ich die realisieren soll, um einen hochohmigen Eingang zu bekommen und eine Samplingfrequenz von 100MHz fahren kann. Einfache Spannungsteiler sind doch wohl nicht das Mittel der Wahl, oder? Außerdem bin ich dabei auf die Frage gestoßen, wie kann ich das Taktsignal am besten puffern um mehrere Platinen zu kaskadieren? Einfach einen Breitbandigen OP? PLL auf jede weitere Platine? Danke Christian
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.