www.mikrocontroller.net

Forum: FPGA, VHDL & Co. FSM in VHDL zeichnen


Autor: harald (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi
Ich bin mir zwar nicht sicher ob ich hier im richtigen Bereich bin aber 
ich schreibs einfach mal hier rein.

Ich suche ein Program mit den ich relativ schnell und gut eine FSM 
zeichnen kann? Ich habe eine VHDL Datein mit FSM und muss diese nun 
Dokumentieren. Habe es zwar mit Visio versucht jedoch ist das recht 
aufwendig und sieht nicht so ideal aus. Daher würde ich gernen von euch 
wissen ob ihr gute Programme kennt?!?!

Danke im vorhinein.

MFG Harald

Autor: no_one (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hey...
also relativ schnell geht das mit dem hdl-designer von mentor, kostet 
halt ne runde. da kannst du aus fsms vhdl code generieren lassen aber 
auch aus vorhanenden fsms bilder...
sonst hab ich das auch mit visio gemacht... andere uml tools dürften 
aber auch gehen ...

mfg

Autor: Roman Dietrich (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

wenn die FSM nicht allzu kompliziert ist und die
Darstellung nicht besonders huebsch werden muss
kann man vielleicht den RTL Viewer von Quartus
verwenden.
  * Einfach den Teil dort als Projekt compilieren
  * Unter Tools den RTL-Viewer aufmachen
  * Innerhalb der Hierarchie (links) die Statemachine
     suchen und schauen, ob die Ansicht einigermassen
     tragbar ist.
Als Analyse/Diagnose-Tool ist der RTL-Viewer wahrscheinlich
sinnvoller geeignet, aber zumindest ist Quartus als Webedition 
kostenlos.

Damit Dich die Darstellung gleich abschrecken kann einfach mal
http://www.altera.com/literature/hb/qts/qts_qii51013.pdf
S. 13-49 anschauen.
Die Namen der einzelnen States sind hier besonders unschoen,
jedoch direkt an den VHDL Code gekoppelt.
=> Wenn Deine States im Code sinnvoll heissen, wird es dort auch
      ordentlich angezeigt.

Als bessere Variante ist mir noch Synplicity in Erinnerung, das
jedoch NICHT kostenlos ist - dort war sowohl die RTL-Ansicht
als auch die Statemachines um einiges anschaulicher...

Hoffe, ein wenig geholfen zu haben - fuer ne Diplom-Arbeit
oder aehnliches ist jedoch wahrscheinlich Handarbeit mit
OpenOffice (hat zumindest einrastende Punkte fuer die Bobbel)
besser geeignet, da es einfach sauberer und schoener aussieht...

Gruss,
     Roman

Autor: Alex (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

zum Zeichnen und VHDL Code generieren:
http://qfsm.sourceforge.net/

mfg

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.