www.mikrocontroller.net

Forum: Platinen Orcad Layout


Autor: Felice Dalice (flexbex)
Datum:

Hi hab ne frage ich soll für die Uni ne Platine mit Orcad Layout Routen.
Ich habe alles mit THT gemacht damit ich die nachher auch selber bauen
kann. Wie ist das ich habe 4 Layer davon habe ich die mittleren zur
Spannungsversorgung gemacht. da ich aber 4 verschiedene Spannungen
habe(5V 10V -10V 0V und vom Netzteil sogar 20V) wollte ich die
Versorgungslayer auch routable haben und nicht als ganze
Kupferlayer(Plane).

die frage kann ich an ein THT Bauelement direkt aus einem innerem Layer
gehen oder muss ich immer mit nem Via nach außen und dann zum BE.

Als Vorgabe gilt kostengünstig also wenn es ne technologie gibt mit der
man das könnte aber wahnsinnig teuer  ist fällts flach für mich

lg
Felix
Autor: Michael M. (Gast)
Datum:

Felice Dalice schrieb:
> die frage kann ich an ein THT Bauelement direkt aus einem innerem Layer
geht.
> gehen oder muss ich immer mit nem Via nach außen und dann zum BE.
nö.

aber was haben VIER lagen bei THT mit kostengünstig zu tun???
so viel hexenwerk kann da gar nicht drauf sein, wenn es alles in THT
gibt.
Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

> kann ich an ein THT Bauelement direkt aus einem innerem Layer gehen
Ungeachtet der Sinnhaftigkeit von 4 Lagen bei THT lautet die Antwort:
Ja.

Eigentlich ist jede der Cu-Lagen gleich wertig. Ein THT-Bauteil kann
also auf jeder Lage direkt kontaktiert werden: oben, unten und in den
Zwischenlagen.
Autor: Felice Dalice (flexbex)
Datum:

naja die anderen machen alles mit smd und wir sollten halt 4 lagig
Routen. bei meinem Schaltplan würde sogar 1 Lagig reichen. Ich freu mich
halt ne Platine fertig geroutet und sogar 4 lagig umsonst zu bekommen.
Muß ich da noch was bei den Pin Einstellungen beachten oder wenn ich
direkt auf den Pin Route aus einem inneren layer ist der halt
angeschlossen.
Autor: Felice Dalice (flexbex)
Datum:
Angehängte Dateien:

also kann ich das dann so machen. Also auch von den Größen her mein ich.

lg
Felix
Autor: Michael M. (Gast)
Datum:

Felice Dalice schrieb:
> Also auch von den Größen her mein ich.
kann dir nur dein hersteller sagen.
Autor: Mike Hammer (-scotty-)
Datum:

>die frage kann ich an ein THT Bauelement direkt aus einem innerem Layer
>gehen oder muss ich immer mit nem Via nach außen und dann zum BE.

Durchmetallisiert können Pads von BE mit allen Lagen eines ML werden
sofern das im Layout so vorgesehen wird. Wenn man das nicht will
macht man einfach in die betreffende Lage und Stelle anstatt eines
Pads eine freie Fläche, quasi ein Negativpad ohne Bohrung.
Bei Vias kann man das noch differenzieren in Blind und Buried.

http://de.wikipedia.org/wiki/Durchkontaktierung
Autor: Jürgen R. (hobbyloeter)
Datum:

Warum einfach, wenn's auch kompliziert geht!

Frage:
Warum muß das mit aller Gewalt 4-lagig sein, wenn Du selbst sagst, es
würde auch einlagig gehen?! Einlagig ist doch viel einfacher und v.a.
auch billiger für die Uni, da Ihr 4-lagig wohl nicht mehr selbst machen
könnt. Also, unsere Institutswerkstatt kann max. 2-lagig, dafür aber mit
allen Schikanen :-)

Naja, soviel zur Praxisrelevanz der heutigen Ingenieursausbilung!
Autor: Felice Dalice (flexbex)
Datum:

Naja das mit den 4 Lagig ist glaub ich hier nicht so das Problem die
sind hier echt gut ausgestattet. Obwohl ich das mit den Platinen nicht
so genau weiss. Zumindest gibt es hier einen Automatischen Bestücker und
ne menge mehr. Ist übrigens die Fh- Stralsund um kurz Werbung in eigener
Sache zu machen.
aber zurück zum eigentlichen Problem jetzt wo ich drüber Nachdenke
könnte es natürlich sein das wir die 2 Inneren Lagen zur Schirmung als
pwr und Gnd Lage auslegen sollen. Also dann würds aber eigentlich nur
Sinn machen wenn ich die als komplette Fläche auslege und nur die meißt
genutzte Spannung drauf gebe.
Aber es ist mir klar das es übertrieben ist es 4 Lagig auszulegen. Und
solange es mir klar ist reichts doch weil dann werd ich's spärter bei
der Arbeit nicht so machen aber wenn ich später doch 4 Lagen brauche
weiss ich auch wie's geht.
@ Mike Hammer weisst du auch was ich da einstellen muss weil bisher hab
ich einfach die Pads im Layout manager erstellt und dann beim Routen bin
ich dann aus der entsprechenden Lage ran gegangen. also so wie auf dem
Bild oben
Autor: Michael X. (Firma: vyuxc) (der-michl)
Datum:

Jürgen R. schrieb:
> Warum einfach, wenn's auch kompliziert geht!

Er bekommt etwas Platz auf einem 4-Lagigen Nutzen. Ist das so schwer zu
verstehen?

@flexbex:
Ich würde die Signallagen komplett außen machen. Das ist speziell bei
der Inbetriebnahme zum Messen sinnvoll, auch gerade wenn Fehler drin
sind. Die Innenlagen aufzukratzen ist nicht spaßig.
Mach die Leiterbahnen etwas breiter, solange du nichts
Impedanzkritisches hast. Die 100µ Bahnen sind recht schnell abgerissen
wenn man mit dem Brateisen rangeht.
Autor: Felice Dalice (flexbex)
Datum:

Ja das mit der Leiterbahngröße hab ich mir auch schon gedacht. Aber wie
ist das mit den unterschiedlichen Spnnungen die ich habe(also 5 V und 0
V brauche ich am meisten zur Versorgung der Be ich habe aber noch 10V
und -10 für OPV's)
Sollte ich ggf eine komplette Schicht 5V und eine 0V also GND machen und
10V und -10V draußen verlegen. das hätte den Vorteil ich hätte die
Innerenschichten zur Schirmung wenn ich's richtig verstanden habe.
Autor: Jörg Wunsch (dl8dtl) (Moderator) Benutzerseite
Datum:

Felice Dalice schrieb:
> Sollte ich ggf eine komplette Schicht 5V und eine 0V also GND machen und
> 10V und -10V draußen verlegen.

Falls du nicht gerade in einer Ecke der Platine nur ±10 V brauchst
und in der anderen 5 V für die Versorgung, würde ich das so machen,
wie du das eben genannt hast.
Autor: Mike Hammer (-scotty-)
Datum:

>@ Mike Hammer weisst du auch was ich da einstellen muss weil bisher hab
>ich einfach die Pads im Layout manager erstellt und dann beim Routen bin
>ich dann aus der entsprechenden Lage ran gegangen. also so wie auf dem
>Bild oben

Früher hab ich mal mit Orcad SDT3 und PCB2 gearbeitet, aber mit
Orcad Capture oder Orcad Layo kenn ich mich leider nicht aus
und das meiste von der Dos-Plattform ist auch schon vergessen.
Das Problem dürfte jedoch füe alle CAD-Programme relevant sein.
Ich würde das mal testen in dem man mal ein 4 Lagen-Board macht
wo nur ein THT-Bauteil platziert ist. Wenn es keine Netzliste mit
entsprechenden Verbindungen gibt dürften auf den Innenlagen im
Bereich der Bauteilpads doch automatisch keine Verbindungen zu einem
Powerpolygon geben, so die Theorie.  Praktisch müssten im Polygon
anstelle der Pads nur etwas größere Löcher geben. Andererseits
spricht ja auch nichts dagegen auf den Powerplanes Pads zu platzieren
die dann vom Polygon ausgespart werden.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel




Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder GIF-Format hochladen.
Siehe Bildformate
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken erkennst du die Nutzungsbedingungen an.

webmaster@mikrocontroller.netImpressumNutzungsbedingungenWerbung auf Mikrocontroller.net