Forum: FPGA, VHDL & Co. Simulationsproblem?


Simulationsproblem?
von D. I. (Gast)

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
Hi,
ich verwende in meinem Design einen True Dual Port RAM den ich mit dem 
Xilinx CoreGen erstellt habe. Nun wollte ich mein Design simulieren 
(alles kompiliert usw.) aber irgendwas scheint nicht zu passen.
Ich schreib an Port A Daten hinein, aber an Port B erscheinen keine wenn 
ich von der Adresse lese an die ich geschrieben habe (siehe Screenshot), 
an Port A erscheinen die Daten.

Ich verwende Modelsim PE 6.5d Student Edition und ISE 11.5

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Simulationsproblem?
von D. I. (Gast)

Lesenswert?
• ▲
▼ 
Alleman zurück, ... ich Depp hab den Port getrieben, ... da kann das ja 
nix werden. Problem gefixt

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.