www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Spartan-3 DSP BlockRAM "Output register" ?


Autor: Thilo S. (lassiter)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen!

Ich arbeite zur Zeit an einem Xilinx Spartan-3AN und bin im User-Guide 
"UG331.pdf" v1.6 S.158 auf den Hinweis gestoßen, dass ein 3AN im 
Gegenteil zum Spartan-3 DSP über kein "Output register" verfügt.

Nun kann ich mir aber keinen Reim daraus machen welche Aufgabe dieses 
Output-Register erfüllt. Ohnehin wird doch wohl zum Auslesen des RAMs am 
Ausgang ein Latch realisiert sein.

Weiß da jemand genaueres? Oder hat vielleicht in einem anderen Datasheet 
hierzu Hinweise parat?

Vielen Dank schonmal!

Autor: Simon D. (simon86)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Thilo Schwarz schrieb:
> Gegenteil zum Spartan-3 DSP über kein "Output register" verfügt.

Manche FPGAs haben spezielle Logik, die sich direkt "neben" dem Pin 
befindet, z.B. Register, IDDR, ODDR -> so genannte IO Logic.

Diese Register können mit einer sehr hohen Geschwindigkeit betrieben 
werden und weisen noch andere Vorteile auf... Solange du nicht mit 
Signalen arbeitest, die zu anderen synchron sein müssen und zudem extrem 
hohe Frequenzen haben, brauchst du dir darüber keine Gedanken zu 
machen...

Thilo Schwarz schrieb:
> Ohnehin wird doch wohl zum Auslesen des RAMs am
> Ausgang ein Latch realisiert sein.

bisschen wenig Daten um zu verstehen was du meinst...

Autor: Thilo S. (lassiter)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Simon,

ersteinmal vielen Dank für deine Antwort!
Ich gebe Dir recht, viel Inhalt war das nicht. Das liegt aber eben daran 
das ich mir unter dem ganzen nichts Vorstellen konnte. Deswegen der 
Hinweis zum Datasheet.
Mir reicht aber eigentlich auch schon die Information, denn ich möchte 
den RAM nur mit 50MHz betreiben und sichergestellt wissen das dieser 
nicht in seiner eigentlichen Funktion beschnitten ist.

Autor: Jan M. (mueschel)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein output Register an einem RAM ist etwas anderes als die IO-Flipflops 
die Simon beschreibt.

Die RAM-Blöcke haben am Ausgang wahlweise zuschaltbare Register, so dass 
man entweder die Daten direkt aus dem RAM bekommt oder die Daten erst 
noch durch ein Register gehen.

Vorteil mit Register: Der RAM braucht 3 ns nach einer Taktflanke bis die 
Daten anliegen. Ein Register hingegen braucht nur 0.3 ns (Werte eines 
Lattice ECP2M, für Spartan weiß ich die Werte nicht auwendig) - Mit 
Ausgangsregister können also unter Umständen höhere Taktraten erzielt 
werden.
Nachteil: Der Ausgang des RAM ist um einen Takt verzögert.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.