www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Takteiler für 50 MHz in 33,3 MHz mit VHDL


Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

gibt es eine Möglichkeit, ein Enable-Signal mit einer Frequenz von 
33,3MHz aus einem 50 MHz Eingangstakt in VHDL zuerzeugen.

Ich bin mit meinem Latein am Ende. Das Prinzip habe ich verstanden und 
geradzahlige Frequenzen (z.B. 100KHz) sind kein Problem.

Gibt es überhaupt eine Möglichkeit so eine Genauigkeit zuerhalten.

Danke für eine Antwort.

Gruß Thomas

Autor: Xenu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Sowas macht man eigentlich mit den eingebauten PLLs/DLLs.

Hier ist eine andere Lösung:

http://www.nalanda.nitc.ac.in/industry/appnotes/xi...

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Thomas (Gast)

>gibt es eine Möglichkeit, ein Enable-Signal mit einer Frequenz von
>33,3MHz aus einem 50 MHz Eingangstakt in VHDL zuerzeugen.

Sicher, aber das ist nicht so, wie du dir das denkst. Denn wenn du im 50 
MHz Taktsystem bleibst, wird dein 33,3 MHz Enable tierisch jittern.

>Ich bin mit meinem Latein am Ende. Das Prinzip habe ich verstanden und
>geradzahlige Frequenzen (z.B. 100KHz) sind kein Problem.

Das ist ja auch trivial ;-)

>Gibt es überhaupt eine Möglichkeit so eine Genauigkeit zuerhalten.

Definiere "Genauigkeit". Mit DDS und Zähler ala Bresenham kann man 
das von der FREQUENZ absolut genau hinbekommen. Aber halt mit sehr viel 
Jitter.

Über eine PLL/DCM kann man einen recht sauberen 33,3 MHz Takt 
phasenstarr an die 50 MHz koppeln. Das ist dann aber eine eigene 
Taktdomäne.

Was soll es denn am Ende werden?

MfG
Falk

Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich glaube, er will einfach das Signal selbst erzeugen und ausgeben. Am 
Besten mit einer PLL oder 2 Konstrukten mit rising und falling, die zwei 
Zähler bis 3 antreiben, deren Ergebnis addiert und ausgeben wird. Die so 
gewonnenen Takte ver-exor-en.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Michael schrieb:
> Am Besten ... mit ... 2 Konstrukten mit rising und falling ...
Wenn das die beste Lösung wäre, dann möchte ich die zweitbeste lieber 
gar nicht sehen... :-o

Autor: Weltbester FPGA Pongo (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das mit dem Exor geht nur extern vernüftig.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.