Forum: FPGA, VHDL & Co. Takteiler für 50 MHz in 33,3 MHz mit VHDL


von Thomas (Gast)


Lesenswert?

Hallo zusammen,

gibt es eine Möglichkeit, ein Enable-Signal mit einer Frequenz von 
33,3MHz aus einem 50 MHz Eingangstakt in VHDL zuerzeugen.

Ich bin mit meinem Latein am Ende. Das Prinzip habe ich verstanden und 
geradzahlige Frequenzen (z.B. 100KHz) sind kein Problem.

Gibt es überhaupt eine Möglichkeit so eine Genauigkeit zuerhalten.

Danke für eine Antwort.

Gruß Thomas

von Xenu (Gast)


Lesenswert?

Sowas macht man eigentlich mit den eingebauten PLLs/DLLs.

Hier ist eine andere Lösung:

http://www.nalanda.nitc.ac.in/industry/appnotes/xilinx/documents/xcell/xl33/xl33_30.pdf

von Falk B. (falk)


Lesenswert?

@  Thomas (Gast)

>gibt es eine Möglichkeit, ein Enable-Signal mit einer Frequenz von
>33,3MHz aus einem 50 MHz Eingangstakt in VHDL zuerzeugen.

Sicher, aber das ist nicht so, wie du dir das denkst. Denn wenn du im 50 
MHz Taktsystem bleibst, wird dein 33,3 MHz Enable tierisch jittern.

>Ich bin mit meinem Latein am Ende. Das Prinzip habe ich verstanden und
>geradzahlige Frequenzen (z.B. 100KHz) sind kein Problem.

Das ist ja auch trivial ;-)

>Gibt es überhaupt eine Möglichkeit so eine Genauigkeit zuerhalten.

Definiere "Genauigkeit". Mit DDS und Zähler ala Bresenham kann man 
das von der FREQUENZ absolut genau hinbekommen. Aber halt mit sehr viel 
Jitter.

Über eine PLL/DCM kann man einen recht sauberen 33,3 MHz Takt 
phasenstarr an die 50 MHz koppeln. Das ist dann aber eine eigene 
Taktdomäne.

Was soll es denn am Ende werden?

MfG
Falk

von Michael (Gast)


Lesenswert?

Ich glaube, er will einfach das Signal selbst erzeugen und ausgeben. Am 
Besten mit einer PLL oder 2 Konstrukten mit rising und falling, die zwei 
Zähler bis 3 antreiben, deren Ergebnis addiert und ausgeben wird. Die so 
gewonnenen Takte ver-exor-en.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Michael schrieb:
> Am Besten ... mit ... 2 Konstrukten mit rising und falling ...
Wenn das die beste Lösung wäre, dann möchte ich die zweitbeste lieber 
gar nicht sehen... :-o

von Weltbester FPGA Pongo (Gast)


Lesenswert?

Das mit dem Exor geht nur extern vernüftig.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.