fifo core generator

[b-ball (Gast)]

Hallo,

1.
kostet der fifo core generator eigentlich etwas. Auf der Homepage von 
xilinx steht end user license.

Wo kann man das Ding bekommen?

2.
Hab selbst schon einen FIFO mit vhdl im Studium erstellt, jedoch könnnen 
bei schnelle Taktraten Fehler entstehen. Dort sind 2 Synchronisations 
FFs drin um den metastabilen Zustand zu verhindern. Kennt jemand noch 
welche Maßnahmen um die Funktionalität zu verbessern? Spezielle Zähler 
verwenden?

Viele Grüße

[max (Gast)]

nö. ist beim coregenerator der ISE dabei.

[b-ball (Gast)]

Ja, kostet der was? wo kann man ihn downloaden?

[Georg A. (Gast)]

Einzeln nicht, der ist aber auch im Webpack drin. Heisst coregen.

[b-ball (Gast)]

Ok, müsste man bei der Verwedenung dieses Cores für die full und empty 
Signale jetzt noch die beiden synchronisier flip flops selbstständig 
einbauen, oder sind sie dort schon enthalten?

Im Datenblatt finde ich hierzu keine Bemerkungen

[D. I. (Gast)]

Gibts gratis dazu

[Christian R. (supachris)]

Wenn du einen FIFO aus dem CoreGen nimmst, brauchst du dir da keine 
Gedanken zu machen, das ist alles auf den jeweiligen Takt 
synchronisiert. In der Regel wird sowas intern mit Graycode-Zählern 
gemacht. Aber beim FIFO Core kommen die Status-Signale entsprechend 
synchron zum jeweiligen Takt raus.