www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Addition mit Lattice


Autor: Florian Z. (floz)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo ich möchte 2 Werte miteinander addieren bzw Subtrahieren.
Das ist der Code dazu, ich weiß ich bin noch ein ziemlicher Anfänger in 
VHDL soll es aber jetzt im Rahmen meines Praktikums lernen...daher übung 
macht den Meister...
LIBRARY ieee;
USE ieee.std_logic_1164.all;
use ieee.numeric_std.all;


entity SDModulator is


    -- Ports Anlegen--

  port (   dIn: in std_logic;
      dOutm: in std_logic;
      dOut: out std_logic_vector (1 downto 0)
      );

end SDModulator;

architecture Modulator of SDModulator is
signal A, B, C: signed (0 downto 0) ;

begin

  A <= to_signed(dIn, 2);
  B <= to_signed (dOutm, 2);
  C <= A +B;

  dOut <= C;

end Modulator;


Als Fehlermeldung bekomme ich hier "No matching overload for to_signed"

Danke schonmal für die Hilfe!

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Florian Z. schrieb:
Probiers mal nur mit einem Cast, nicht mit einer Conversion:
> A <= signed(dIn, 2);
> B <= signed (dOutm, 2);

Und das passt natürlich nicht zusammen:
> dOut <= C;
Denn du hast hier unterschiedliche Vektorbreiten:
> signal A, B, C: signed (0 downto 0) ;
> dOut: out std_logic_vector (1 downto 0)

Nimm für das Signal C mal besser
 signal C: signed (1 downto 0) ;

Und zu guter Letzt mußt du das Ergebnis wieder auf std_logic 
zurückcasten:
 dOut <= std_logic_vector(C);

Als Tipp zu Casts und Konvertierungen:
http://www.lothar-miller.de/s9y/archives/14-Numeric_Std.html

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.