Forum: FPGA, VHDL & Co. Wer benutzt die XI ISE 12.3?


von Frager (Gast)


Lesenswert?

Ich habe ein design, welches auf der 12.2 komplett lief auf der 12.3 
synthetisiert und finde vor, daß die clk offenbar nicht mehr geht. Er 
meldet auch angeblich faule offsetout constraints in der Art, daß es 
angeblich keinen Pfad von dem Takt zu diesem Signal gäbe.

Laufen tut garnichts. Keich ChipsScope und auch sonst nichts.

Idee?

von Christian R. (supachris)


Lesenswert?

ChipScope hab ich mit der 12.3 glaube noch nicht wieder gemacht. Aber 
sonst arbeitet die bisher, wie sie soll. Keine komischen Effekte 
festgestellt. Hast du mal in die Known Issues geschaut?

von Frager (Gast)


Lesenswert?

>Hast du mal in die Known Issues geschaut?
Ich habe einen aufgemacht :-)

Mit der 12.2 läuft das design wirklich. Irgendwie verhunzt er was mit 
den DCMs. Es steht auch irgendwo etwas drin mit einer neuen DCM policy, 
finde es nur nicht mehr. Ich muss dazu sagen, dass ich ein spezial board 
nutze und Xilinx dafür extra ein DCM-wakeup-Design formuliert hat. Das 
ist auch in den issues schon drin. Nur haben sie in der 12.3 wohl wieder 
irgendwas gemacht und dies nicht mitbedacht.

:-(

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.