string in VHDL mit Werten belegen

[noips (Gast)]

Hallo,

ich würde gerne einen String mit Werten 'a' bis 'z' belegen aber ich 
habe Null Ahnung wie man das macht. Mein Versuch sieht so aus:

signal str  : string(0 to 25);
  
begin
  process begin
    for i in 0 to 25 loop
      str(i) <= 'a' + i;
    end loop;
  end process;

Der ispLever sagt aber, dass der den Operator + nicht kennt.

Wie mache ich so etwas denn richtig? Könnte mir bitte jemand helfen!

Vielen Dank!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

noips schrieb:
> Der ispLever sagt aber, dass der den Operator + nicht kennt.
Du kannst nicht einfach zwei verschiedene Datentypen aufeinander 
addieren...

> Wie mache ich so etwas denn richtig? Könnte mir bitte jemand helfen!
Als Denkanstoss die attribute 'val und 'pos:
str(i) <= character'val(character'pos('a') + i);

[noips (Gast)]

Danke für den Denkanstoss!

Ich würde das gleiche jetzt gerne mit einem Array von Vektoren, statt 
mit einem String machen. Habe unterschiedliches ausprobiert aber zu 
keinem Ergebnis gekommen.
Ich hätte es gerne so wie unten, aber da gibt es auch Probleme mit dem + 
Operator. Ist so etwas überhaupt irgendwie möglich?

type uchar_arr is array (0 to 255) of std_logic_vector(7 downto 0);
signal str : uchar_arr;
  
begin
  process begin
    for i in 0 to 255 loop
      str(i) <= "00000000" + i;
    end loop;
  end process;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Nimm die numeric_std Lib und dann schreibst du:
str(i) <= std_logic_vector(to_unsigned(i,8));

http://www.lothar-miller.de/s9y/archives/14-Numeric_Std.html