www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Verständnissproblemm: max. Schaltungsfrequenz in ISE


Autor: VHDL-Jr (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

in meinem Projekt (Xilinx Spartan3) verwende ich statisches SRAM.
Bei Synthesierung kriege ich die Meldung das mein Design mit max. 39MHz 
laufen kann.
Wie kann man das verstehen? Ich frage, weil ich vor habe auf SDRAM 
umzusteigen. SDRAM wird aber mit 100-133 MHz laufen.
Wird es nicht funktionieren? Oder bezieht sich diese Frequenz (39MHz) 
auf langsamste Teil meines Designs?

Gruß

Autor: Jannulis Tembridis (tembridis)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das dürfte sich eher auf dein Design beziehen. Schau doch bitte mal in 
deinen Synthese-Report. Ziemlich weit unten sind die langsamsten Pfade 
aufgelistet. Das sollte dir einen guten Hinweis geben.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
VHDL-Jr schrieb im Beitrag #1931256:
> Wie kann man das verstehen? Ich frage, weil ich vor habe auf SDRAM
> umzusteigen. SDRAM wird aber mit 100-133 MHz laufen.
Du kannst durchaus Teile deines FPGAs mit dieser Frequenz laufen 
lassen, aber offenbar begrenzt der langsamste Pfad deines Designs die 
"globale" Taktfrequenz derzeit auf 39MHz. Du kannst aber mit der 
statischen Timinganalyse feststellen, ob das nur ein Pfad oder ein paar 
wenige Pfade sind, und die noch optimieren.

> Wird es nicht funktionieren?
Ohne weitere Arbeit sicher nicht.

> bezieht sich diese Frequenz (39MHz) auf langsamste Teil meines Designs?
Ja. Aber wie gesagt: ohne genauere Analyse kannst du nicht sagen, 
welcher das ist...

Autor: Uhu (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Am Besten, du steckst mal vor alle Ein- und Ausgänge ein paar FFs hinzu. 
Dann siehst du ob die Frequenz hoch geht und wo und warum.

Autor: VHDL-Jr (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank für Eure Tips!!!

Jannulis Tembridis schrieb:
> Das dürfte sich eher auf dein Design beziehen. Schau doch bitte mal in
> deinen Synthese-Report. Ziemlich weit unten sind die langsamsten Pfade
> aufgelistet. Das sollte dir einen guten Hinweis geben.

DANKE! Jetzt sehe ich was ich optimieren soll.

MfG

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.