www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Design von Spartan auf Virtex 4 portieren - IO-Problem!


Autor: Gerd (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wir müssen ein VHDL-Design, das derzeit in einer hausinternen Plattform 
mit einem Spartan 3E läuft auf eine andere portieren, die einen Virtex 4 
anbietet.

Einige Ports laufen im S3E-Design auf einer High-Speed-Verbindung mit 
LVTTL-Pegel, (bzw. wären angeblich auch mit LVCMOS33 zu betreiben.)

Nun gibt es ein IO-Bank-Problem, d.h. einige Ausgänge lassen sich nicht 
auf LVTTL einstellen, wohl weil der Rest auch nicht so eingestellt ist.

Da wir an dem Pinning nichts ändern können, weil die Plattform vorliegt, 
haben wir den Rest auch verstellt. Es sind Eingänge von Schaltern, was 
also kein Problem darstellen sollte.

Nun kommt die Fehlermeldung:


ERROR:Place:864 - Incompatible IOB's are locked to the same bank 9
ERROR:Place:864 - Incompatible IOB's are locked to the same bank 9
   Conflicting IO Standards are:
   IO Standard 1: Name = LVTTL, VREF = NR, VCCO = 3.30, TERM = NONE, DIR 
=
   OUTPUT, DRIVE_STR = NR
   List of locked IOB's:
     IO<4>
     IO<5>
     IO<6>
     IO<7>
     IO<8>
ERROR:Pack:1654 - The timing-driven placement phase encountered an 
error.

Dies sind genau die 5 Ausgänge. Alle anderen Nummern dieses Vektors sind 
Eingänge.

Als wir noch keine Eingänge mit dem LVTTL tag versehen hatten, kam er 
mit derselben Meldung hoch, listete aber die Eingänge und zeigte statt 
der 3.30 die 2.50V als VCCO.

Wie habe ich das zu interpretieren?

Woher zieht er sich die 2,5 oder 3,3?  Ich denke, das ist der 
Baustein-Default, nehme ich an. Was könnte man noch verstellen?

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Richtig, LVCMOS25 ist der Default-Wert. Stell doch einfach LVCMOS33 für 
alle IOs ein, dann sollte es klappen.

Autor: Gerd (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ok, es synthetisiert, jetzt haben wir aber das Problem, dass die 
IO-Spannung real auf 2.5V liegt und das Design so ausgelegt ist. Nun 
muss ich erst etwas basteln denke ich.

An den Ausgängen hängt etwas Analogtechnik dran, die nun mit weniger 
Spannung getrieben wird, als gedacht.

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hä? Wie denn nun....3,3V oder 2,5V? Innerhalb einer Bank kannst du das 
nix mixen....

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.