counter < ((n/d) + ((n%d > 0) 1 : 0)) in VHDL

[Cheebi (Gast)]

Hallo liebe VHDL-Experten,

kann man folgende Selektion in C-Syntax elegant in VHDL beschreiben? (n 
und d sind dabei Konstanten)

  if ( counter < ((n/d) + ((n % d > 0) ? 1 : 0)) )

Es soll also der Rest einer Division auf 1 oder 0 projeziert werden. Man 
könnte das glaube ich lösen, falls es eine Funktion gibt, die das 
Ergebnis einer Division immer aufrundet.

Habt ihr eine Idee?

Viele Grüße

Cheebi

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Ich verstehe das Problem nicht ganz. Es gibt auch in VHDL einen mod 
Operator...
http://www.velocityreviews.com/forums/t374473-vhdl-mod-operator.html

[Bernhard R. (barnyhh)]

In C geht es m.E. folgendermaßen einfach, elegant und verständlich:

if (counter < ((n + d - 1) / d)) ...

Bernhard

[Cheebi (Gast)]

Hallo Bernhard,

vielen Dank! Die -1 war das entscheidende :D

Danke!

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> (n % d > 0)
Eine kleine Frage noch: sind n und d immer positiv?
Dann würde ja eine Abfrage auf /=0 auch ausreichen...

[Cheebi (Gast)]

@Lothar:

Ja sind immer positiv. Aber wie meinst du die Abfrage?

[Cheebi (Gast)]

@Lothar:
Achso, ja das stimmt, es würde genügen.