frage zu timing constraints

[guest (Gast)]

Hallo,

heute mal was neues.. Ich hab in meinem Design lediglich die zeitliche 
Ranbedingung "period" eingefügt und wende diese auf alle FFs an die mit 
meinem Systemtakt verknüpft sind.

Ausgestattet ist mein Eval Board mit einem 16MHz Quarz. Wenn ich nun 
alle Pins meines Toplevels in der ucf mit dem fpga verbinde, erscheint 
im "static timing report" eine schöne Auflistung (Timing Summary) ob 
Randbedingungen eingehalten wurden und vor allem wie schnell ich maximal 
takten kann.
Das freut den guest, jedoch brauch ich jetzt eine DCM und da komm ich 
in's schleudern was das Setzen der Randbedingungen angeht. Wie kann ich 
denn nun dem Design mitteilen, dass sich die Randbedingungen auf den DCM 
Takt und nicht auf den externen 16MHz Takt beziehen sollen?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

guest schrieb:
> dass sich die Randbedingungen auf den DCM
> Takt und nicht auf den externen 16MHz Takt beziehen sollen?
Du mußt erst mal gar nichts machen. Die Toolchain erkennt, dass du mit 
dem DCM einen Takt aus den 16MHz ableitest und setzt für die betroffenen 
Pfade automatischn einen passenden period-Constraint.

[Anguel S. (anguel)]

Manchmal sind die tools intelligenter als man denkt ;) wenn sie auch 
multi-cycle pfade erkennen würden, wäre die welt perfekt...

[Duke Scarring (Gast)]

Anguel S. schrieb:
> multi-cycle pfade
Da mußt Du dann doch wieder manuell ran (wie bei so vielen anderen 
Sachen auch ;-)

Duke