Forum: FPGA, VHDL & Co. Verständnisproblem EDK 10.1 Clock Generator


von Tomas (Gast)


Lesenswert?

Hallo,

ich habe ein Board mit einem 125 MHz Oszillator. Wenn ich jetzt 
allerdings im EDK die Clock Generator Komponente konfigurieren möchte, 
ist es mir möglich das CLKIN Signal, welches auf 125MHz voreingestellt 
ist, beliebig zu ändern und anschließend auch erfolgreich zu 
synthetisieren.
Nun Frage ich mich wie dies möglich ist? Ich bin davon ausgegangen, dass 
der Clock Generator mit dem Referenztakt des Boards (125 MHz) gespeist 
wird und aus diesem die unterschiedlichen CLKOUT0...15 Takte generiert 
werden.

MFG Tomas

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.