www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Verständnisproblem EDK 10.1 Clock Generator


Autor: Tomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe ein Board mit einem 125 MHz Oszillator. Wenn ich jetzt 
allerdings im EDK die Clock Generator Komponente konfigurieren möchte, 
ist es mir möglich das CLKIN Signal, welches auf 125MHz voreingestellt 
ist, beliebig zu ändern und anschließend auch erfolgreich zu 
synthetisieren.
Nun Frage ich mich wie dies möglich ist? Ich bin davon ausgegangen, dass 
der Clock Generator mit dem Referenztakt des Boards (125 MHz) gespeist 
wird und aus diesem die unterschiedlichen CLKOUT0...15 Takte generiert 
werden.

MFG Tomas

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.