Forum: FPGA, VHDL & Co. DDR2 Strobe Signale


von Mike G. (atom-dragon) Benutzerseite


Lesenswert?

Hallo

Hab seit ein paar Tagen ein neues Dev Board (Ein Genesys von Digilent) 
und bin momentan dabei mir dafür ein DDR2 Controller zu schreiben.

So mein Problem ist jetzt eig. recht simpel:

Synchron zu den Daten vom DDR2 Ram kommen ja die Strobe Signale als so 
eine art Takt zum aufnehmen der Daten.
Jetzt habe ich einen Ansätze beim Übernehmen der Daten in die Internen 
FF's.

Die erste ist die, die Strobe Signale durch die IOB Delays so zu 
verschieben das sie als Takt für zwei interne DualPort Blockrams genutzt 
werden können.

Habe diesen Ansatz in einer AppNote von Xilinx gefunden und Frage mich 
inwieweit sie gut und sicher ist

Ich persönlich finde die Idee eig. gut doch weiß halt nicht genau wie 
gut und sicher sie Funktionieren kann.

Und diese Frage hätte ich gerne von euch beantwortet um einen kleinen 
Überblick zu erhalten.

Würde mich über Antworten und für den Fall das diese Idee absoluter mist 
ist auch über Verschläge zur Lösung freuen :)

Gruß Max

von Tester (Gast)


Lesenswert?

Die Daten kommen mit steigender und fallender Flanke.

Dafür brauchst du zwei DualPort RAM mit zwei unterschiedliche 
Taktleitungen.
Diese werden mit einer DCM erzeugt. Mit der DCM kannst du einen 180° 
Phasenverschobenen Takt erzeugen.

Das ist sauberer.

Es geht hier weiter um weitere zeitliche Verschiebungen.

Interessanter ist es die zeitliche delay Verschiebung der Daten des 
externen Speichers mit den FPGA Takt zu snchronisieren. Hier wird häufig 
mit Delays durch Gater gearbeitet.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.