www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Chipscope auch kostenlos verfügbar?


Autor: guest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich kenne bisher nur die pro Version die bei ISE 12.1 per default dabei 
ist und kostenpflichtig ist. Gibt es vielleicht eine abgespeckte Version 
die kostenlos Nutzbar ist?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
guest schrieb:
> Gibt es vielleicht eine abgespeckte Version die kostenlos Nutzbar ist?
Nur bei den Chinesen:
Beitrag "Warum Chinesen so billig VHDL produzieren können"

Autor: Harald82 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
30 Tage Lizenz von Xilinx ist kostenlos.

Autor: guest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Trial ist leider schon abgelaufen. Gibt es seperat zu jeder ISE 
Version eine neue 30 Tage Testversion?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
guest schrieb:
> Gibt es seperat zu jeder ISE Version eine neue 30 Tage Testversion?
Porbiers aus.
Ich vermute: Nein.

Autor: Harald82 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
...ich denke schon

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich vermute, da lässt sich was in der Registry oder wo auch immer so 
manipulieren, dass die 30 Tage wieder loslaufen. Vermutlich haben die 
Chinesen in dem anderen Thread auch nix anderes gemacht.

Autor: Anguel S. (anguel)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Christian R. schrieb:
> Ich vermute, da lässt sich was in der Registry oder wo auch immer so
> manipulieren, dass die 30 Tage wieder loslaufen. Vermutlich haben die
> Chinesen in dem anderen Thread auch nix anderes gemacht.

Hm, moderne Software ist nicht so einfach zu täuschen. Würde mich nicht 
wundern, wenn die Chinesen (wobei vielleicht eher die Russen die echten 
Cracks auf dem Gebiet sind und die Chinesen nur die User) ganze 
Lizenzmanager nachbauen.

Autor: Andreas S. (igel1)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute,

ich werde ebenfalls nicht ganz schlau aus den Xilinx-Angaben zu 
Chipscope:
Gilt nach wie vor die 30-Tage Beschränkung und ist Chipscope danach 
nicht mehr zur Zusammenarbeit zu bewegen?

Hintergrund: als Hobby-VHDL'er komme ich nur dann und wann dazu, ein 
wenig mit meinem Spartan 3e Board herumzuspielen - da nutzt mir eine 30 
Tage "Brutto"-Lizenz leider wenig - 30 Tage "Netto" würden dagegen bei 
mir vermutlich bis ultimo ausreichen.

Viele Grüße

Igel1

Autor: Antti Lukats (Firma: Trioflex) (trioflex)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
leider nein.

Was wirklich kostenlos ist, das Lattice on-chip logic analyzer, dh 
kaufst ein Lattice eval board für so 30 EUR, das ist usb jtag drauf, und 
FPGA und IDE was soft logic analyzer hat.

klar nicht Xilinx..


Antti
igg.me/at/zynq

Autor: Fpga Kuechle (fpgakuechle) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Antti Lukats schrieb:
> leider nein.
>
> Was wirklich kostenlos ist, das Lattice on-chip logic analyzer, dh
> kaufst ein Lattice eval board für so 30 EUR, das ist usb jtag drauf, und
> FPGA und IDE was soft logic analyzer hat.

SignalTab von Altera ist IMHO ebenfalls kostenlos. Und es gibt einige 
Open-Source Ansätze in Richtung OnChip Logicanalyzer.

MfG,

Autor: Markus F. (mfro)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Fpga Kuechle schrieb:
> SignalTab von Altera ist IMHO ebenfalls kostenlos.

Ja, isses. Ist Bestandteil der Web-Edition.

Ich komm' damit allerdings nicht zurecht (was wahrscheinlich an mir 
liegt).

Das Ding will bei jeder Fuzzeländerung an den Analyzer-Einstellungen den 
gesamten Code neu compilieren. Das mag bei kleinen Beispielprojekten 
noch angehen, aber wenn ich ein umfangreiches Design habe, das 
stundenlang an der Synthese rumschrubbelt (die Einbindung des SignalTap 
Codes macht das auch nicht gerade schneller), weiß ich meist nicht mehr, 
was ich eigentlich analysieren wollte, wenn's damit fertig ist.

Da wo's geht ist man mit dem Oszi deutlich schneller fertig...

Autor: Lattice User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Markus F. schrieb:
> Fpga Kuechle schrieb:
>> SignalTab von Altera ist IMHO ebenfalls kostenlos.
>
> Ja, isses. Ist Bestandteil der Web-Edition.
>
> Ich komm' damit allerdings nicht zurecht (was wahrscheinlich an mir
> liegt).
>
> Das Ding will bei jeder Fuzzeländerung an den Analyzer-Einstellungen den
> gesamten Code neu compilieren. Das mag bei kleinen Beispielprojekten
> noch angehen, aber wenn ich ein umfangreiches Design habe, das
> stundenlang an der Synthese rumschrubbelt (die Einbindung des SignalTap
> Codes macht das auch nicht gerade schneller), weiß ich meist nicht mehr,
> was ich eigentlich analysieren wollte, wenn's damit fertig ist.
>
> Da wo's geht ist man mit dem Oszi deutlich schneller fertig...

Bei Lattice Diamond kann man einzelne Signale nachträglich, d.h. nach 
P&R auf unbenutzte Pins routen. Bei BGA muss man sich halt ein paar 
Testpunkte dafür auf die eigene Platine packen.

Möglicherweise hat Xilinx/Altera etwas vergleichbares.

Autor: P. K. (pek)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Markus F. schrieb:
> Das mag bei kleinen Beispielprojekten
> noch angehen, aber wenn ich ein umfangreiches Design habe, das
> stundenlang an der Synthese rumschrubbelt

Ich denke, es müsste klappen, wenn Du nur Signale aus der fertigen 
Netzliste hinzufügst (habe das aber noch nicht wirklich auf Herz und 
Nieren geprüft).

Wenn ich mit dem SignalTap am debuggen bin, lasse ich jeweils die Teile 
des Designs weg, welche ich fürs Debugging nicht brauche (GENRERATE 
switches), das macht auch bei relativ vollen Designs die Synthese 
einiges kürzer.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.