Hallo, ich suche ein kostenfreies Tool um VHDL als Schematic zu visualisieren. Es soll alle instantiierten Module als Blöcke darstellen und da den Instanznamen, den Dateinamen und den Entitynamen dranschreiben. Dann sollen die Ein- und Ausgänge als solche gekennzeichnet mit men Namen innerhalb der Entity und den Signalnamen der Verbindung beschriftet werden. Doxygen kann das scheinbar nicht, sondern nur die Hierarchie darstellen. Welches kostenfreie Tool kann? Es soll auch nichts kompilieren oder ähnliches.
Stefan Helmert schrieb: > ich suche ein kostenfreies Tool um VHDL als Schematic zu visualisieren. Kennst du denn ein käufliches Stück Software, das das kann, was du willst?
Im Normalfall kann man sich in der entsprechenden Software, die VHDL Synthese beherrscht, also ISE, Quartus usw. den RTL-Schaltplan angucken. Ein eigenständiges Tool hab ich aber noch nicht gesehen.
Christian R. schrieb: > Ein eigenständiges Tool hab ich aber noch nicht gesehen. Und insbesondere das habe ich noch nirgends gesehen: > den Instanznamen, den Dateinamen und den Entitynamen dranschreiben.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.