Forum: FPGA, VHDL & Co. Xilinx Fitter Pinzuweisung festschreiben


von Ralph H. (guru)


Lesenswert?

Hallo, Dank Eurer Hilfe hat mein 1. CPLD Projekt heute zu "leben" 
begonnen :-) ich mein in der Schaltung selbst :-)
Nun hab ich die Frage, was ich tun muss, damit bei ÄNDERUNGEN im VHDL 
Code der FITTER die vom Fitter selbst vorgegebene PINZUWEISUNG (die ich 
übernommen habe) nicht mehr ändert!!!!
Ich hab Angst das mein XC9572 bei ner noch zu machenden Codeänderung 
wieder ne andere Pinzuweisung bekommt.

Beste Grüße von Ralph

von Christian R. (supachris)


Lesenswert?

Normalerweise legt man die Pins selbst fest und zwar mit der UCF Datei. 
In ISE geht das auch per GUI, beim CPLD Design Flow wäre das der Punkt 
"User Constraints -> Floorplan IO Pre-Syntheesis". An diese Vorgaben hat 
sich der Fitter ohne wenn und aber zu halten. Es sei denn, etwas 
physikalisches spricht dagegen, zum Beispiel einen Ausgang auf einem 
Input-Only.

von Ralph H. (guru)


Lesenswert?

Naja ich hab das ja versäumt zu tun BEVOR ich die Platine gebaut hab. Du 
meinst also, ich soll das ausgedruckte Papier nehmen und die Ports 
sicherheitshalber nochmal selber so zuweisen, wie ich das gebaut habe ?

von Duke Scarring (Gast)


Lesenswert?

Ralph H. schrieb:
> ich soll das ausgedruckte Papier nehmen und die Ports
> sicherheitshalber nochmal selber so zuweisen, wie ich das gebaut habe ?
Ja, mach das.

Andererseits ist Deine Methode bei CPLDs gar nicht so verkehrt (erst das 
CPLD-Design, dann die Leiterplatte). Das Routing im CPLD ist wesentlich 
unflexibler als in FPGAs. Daher kannst Du Dir durch ungünstige 
Pinauswahl ein Design "unmöglich" machen, welches mit günstiger 
Pinauswahl (z.B. durch den Fitter) möglich wäre.

Duke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.