www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Quicklogic 4036 für Anfänger


Autor: Trööt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ihr lieben hilfsbereiten Menschen!

Ich habe da ein Board, auf dem sich ein 208-füssiger Quicklogic-Baustein 
QL4036 befindet und dort die gesamte Peripherie miteinander verschaltet. 
Angeschlossen ist dieses Board über ein Kabel an eine PCI-Karte, auf der 
wiederum einige DSPs und ein Microcontroler, sowie auch nochmal ein 
solcher QL4036-FPGA (zum PCI-Bus hin) sitzen.

Ich bin ein neugieriger Mensch und will gerne so ein bisschen wissen und 
verstehen, was in dieser Elektronik eigentlich passiert. Nur so zur 
Übung, damit das Gehirn nicht einrostet. Alter forscht. ;-)

Über die DSPs und Microcontroler habe ich - teilweise über Links hier 
auf dieser Seite - inzwischen ausführliche Unterlagen gefunden und habe 
tatsächlich kapiert, wer da was macht und auf welche Weise er 
programmiert wird. Ich habe auch die Entwicklungskits für diese 
Bausteine gefunden und geguckt, wie die so arbeiten. Sehr interessant, 
das alles. :-)

Bei dem FPGA aber stehe ich so ein bisschen auf dem Schlauch.

http://www.mikrocontroller.net/articles/FPGA hab ich schon gelesen, und 
http://www.quicklogic.com/assets/pdf/data_sheets/Q... 
auch. Aber ich verstehe irgendwie nicht ...

Also es ist mir klar, daß die Verschaltung der Gatter und Bausteine im 
FPGA diesem beim Systemstart heruntergeladen werden. Aber ich finde 
nirgends, wie das genau funktioniert, also z.B. auf welchen PINS er sein 
Programm bekommt und woher er weiß, daß er gerade ein solches Programm 
geladen kriegt. Eben so etwas wie bei AVR das SPI-Protokoll mit Reset 
auf Masse ziehen und dem 10/6-poligem Stecker und so. Irgendwie muss es 
doch beim QL4036 auch spezielle PINs dafür geben? Irgendwo muss das doch 
beschrieben sein?

Bei dem Baustein finde ich aber nur normale nutzbare I/O-Pins und die 
PINs fürs JTAG, die aber auf dem von mir angeguckten Board ungenutzt 
sind (liegen auf Masse oder Vcc). Weitere Informationen über den 
Baustein, die über die reine Funktionsbeschreibung hinaus gehen, so 
etwas wie ein 300-Seiten-Datenblatt-PDF oder so habe ich nirgends 
gefunden. Ist der Baustein schon abgekündigt und deswegen nix mehr 
verfügbar? Nicht mal diese Information habe ich gefunden ...

Wahrscheinlich habe ich nur nicht lange gesucht, und vielleicht kann mir 
jemand von Euch sagen
- wie das funktioniert mit dem Programmieren des QL4036,
- welche Werkzeuge die Entwickler benutzen, um so ein Layout zu 
entwickeln,
- ob man diese Werkzeuge irgendwo herunterladen kann,
- und so weiter.

Links are genauso welcome wie Erklärungen. ;-)

Dankeschön!

Euer Trööt.

Autor: berndl (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
moin,

das Teil duerfte ein 'einmal programmierbares' Device sein (Antifuse?). 
Das wird von Quicklogic bei der Bestellung/Auslieferung gemacht. Also 
nix mit reprogrammieren...

Autor: Vanilla (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Trööt,

Der QL4036 ist ein FPGA Baustein mit Anti-Fuse Technik, dementsprechend 
wird der beim PowerUp nicht geladen und kann auch nicht reprogrammiert 
werden.
Ein paar Jahre hat Quicklogic sich mit anderen FPGA Herstellern am Markt 
versucht und die Bausteine zum allgemeinen Einsatz angeboten.

Mittlerweile hat sich Quicklogic aus diesem Markt zurueckgezogen und die 
Produkte einem (Marketing)Redesign unterzogen. Die europaeische 
Niederlassung wurde komplett geschlossen.
Mittlerweile werden nur noch kundenspezifische Projekte gamacht bei den 
Quicklogic selbst wohl einen gehoerigen Teil der Gesamtentwicklung 
uebernimmt und den Kunden mit produktspezifischen Bausteinen versorgt.

Die Toolchain war frueher von Quicklogic zum Download verfuegbar und 
auch ein Programmiergeraet zum Programmieren der Antifusebausteine liegt 
hier noch rum.
Aber nachdem Quicklogic nur noch Kundenprojekte macht (nur im 
hochvolumigen und/oder Lowpower Bereich) und keine Muster (frueher 
teilweise kostenlos) programmiert und geliefert werden ist das Baustein 
fuer die Allgemeinheit gestorben...

Schade eigentlich

Autor: Trööt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank für die schnellen Antworten. Das erklärt die Rätsel, die mir 
das Studium des PINOut aufgegeben haben.

Wo findet man die Information, daß es sich bim QL4036 um einen 
AntiFuse-Baustein handelt? Im Datenblatt steht nix darüber ... also 
nicht, daß ich an Eueren Worten zweifeln würde, aber woher habt Ihr Euer 
Wissen?

Und jetzt nochmal für mich zum Verständnis:

CPLD = Logicarray auf EEPROM-Basis, wird einmal programmiert und 
arbeitet dann.

FPGA = Logicarray auf RAM-Basis, wird beim Booten geladen.

FPGA mit AntiFuse = Logicarray auf ???-Basis, eigentlich dann doch das 
Gleiche wie ein CPLD. Oder wie?

Wieso ordnet man dann AntiFuse-Bausteine nicht den CPLDs zu und spricht 
hier überhaupt von FPGAs? Nur um mich zu verwirren, oder gibt es auch 
noch andere Gründe dafür? ;-)

Vielen Dank!

Trööt.

Autor: Vanilla (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Trööt,

viele Fragen...
Der QL4039 ist ein Baustein aus der QuickRAM Familie.
Im QL4036 Datasheet (mir liegt hier Das Datsheet in RevG vor (2002) ist 
unter Architektur Overview zu lesen dass quickRams die patentierte 
ViaLink technology benutzten.
Beim googeln nach jener kommst Du auf eine Webseite, welche Dir erklaert 
wie so eine ViaLink Antifuse aussieht. Den Rest kannst Du Dir 
zusammenreimen...

Was dein Verstaendnis angeht:
CPLD = complex programmable logic device
FPGA = field programmable gate array

Sprich ersters sagt ueberhaupt nichts ueber die darunter liegende 
Struktur oder die Art der Programmierung aus. So gesehen ist jeder/jedes 
FPGA auch ein CPLD.
Die Eigenart der FPGAs liegt in Ihrer Struktur von (mehr oder weniger 
gleichmaessigen ) Arrays im Inneren.

Eine nichtoffizielle Unterscheidung unterstellt CPLDs mit Produkttermen 
zu arbeiten, waehrend FPGAs mit (kleinen) kombinatorischen Einheiten und 
einem nachgeschalteten FF daherkommen.

Gruss

Autor: Vanilla (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ergaenzung:

Das Field in FPGA bedeutet nur das die Zuordnung und Verschaltung nicht 
waehrend der Fabrikation erfolgt (= structured ASIC) sondern durch den 
Anwender erfolgen kann. Letzteres ist gegeben, ich habe hier noch ein 
Quicklogic Programmiergeraet welches die besagten ViaLink Fuses mit 
anstaendigen Strom durchgebrannt hat...

Gruss

Autor: Trööt (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Aaaaaah - ja.

Keine weiteren Fragen mehr. Du hast mir sehr geholfen. Danke.

Vanilla schrieb:
> ich habe hier noch ein
> Quicklogic Programmiergeraet welches die besagten ViaLink Fuses mit
> anstaendigen Strom durchgebrannt hat...

Was man so alles aufhebt ... ;-)

Gruß

Trööt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.