Abend, gerade habe ich mir ein paar Texte zum MOS-FET Transistor durchgelesen. Unter anderem habe ich da gelesen, dass bei einem n-Kanal Mosfet bei Positiver Drain-Source Spannung beide PN-Übergänge in Sperrrichtung gepolt sind. Bulk und Source sind verbunden. Wieso sind dann beide PN Übergänge in Sperrrichtung? Der beim Drain leuchtet mir noch ein. Denn der Drain hat ja gegenüber Source und Bulk ein höheres Potential. Aber wie sieht es mit dem Übergang am Source aus? Wie steht es da mit den Potentialen? Source und Bulk liegen auf demselben Potential. Also befindet sich der Übergang im Thermodynamischen Gleichgewicht würde ich sagen. Meinen die das mit in Sperrrichtung gepolt? Klar der Übergang sperrt. Aber direkt in Sperrrichtung ist er ja nicht gepolt im Gegensatz zu dem am Drain.
Vielleicht solltest du noch ein paar Texte lesen - ein Mosfet hat keine PN-Übergänge, sondern einen Kanal, dessen Leitfähigkeit durch die Gate-Source-Spannung gesteuert wird.
ArnoR schrieb: > Vielleicht solltest du noch ein paar Texte lesen - ein Mosfet hat keine > PN-Übergänge, sondern einen Kanal, dessen Leitfähigkeit durch die > Gate-Source-Spannung gesteuert wird. Du hast dir schon mal angesehen, wie ein MOSFET gebaut ist, oder?
Zusätzlich ist im Mosfet noch eine Inversdiode "integriert", die manchmal in realen Schaltungen auch mitgenutzt wird.
Was meinst du mit zusätzlich? Ich meine die PN-Übergänge, die sich bauartbedingt im MOS-FET befinden. Und diese sollten ja in Sperrrichtung gepolt sein, da sonst ein Stromfluss über den Bulk erfolgen würde.
ArnoR schrieb: > ein Mosfet hat keine PN-Übergänge Doch. Beim N-Mosfet ist das Substrat p-dotiert, der Drain- und der Sourceanschluss führen jeweils in ein n-dotiertes Gebiet. Zusammen bilden sie zwei antiseriell geschaltete parastitäre PN-Dioden, von denen die eine üblicherweise kurzgeschlossen ist und die andere als Body-Diode in Erscheinung tritt. MOSFET schrieb: > Unter anderem habe ich da gelesen, dass bei einem n-Kanal Mosfet bei > Positiver Drain-Source Spannung beide PN-Übergänge in Sperrrichtung > gepolt sind. Warum man bei der kurzgeschlossenen Diode von einer Polung in Sperrrichtung spricht, verstehe ich auch nicht. Woher kommt diese Aussage?
Nicht alles Geschriebene ist immer fehlerfrei und unmissverständlich (dieses Posting inklusive). Vermutlich ist gemeint, dass auch beim Source-Bulk-PN-Übergang eine Raumladungszone aka Sperrschicht ausgebildet ist.
MOSFET schrieb: > Wieso sind dann beide PN Übergänge in Sperrrichtung? Der beim Drain > leuchtet mir noch ein. Na wenn die nicht in Sperrichtung wären, wärs eine Diode und kein MOSFET. MOSFET schrieb: > Source und Bulk liegen auf > demselben Potential. Nicht zwingend. U. B. schrieb: > Zusätzlich ist im Mosfet noch eine Inversdiode "integriert", die > manchmal in realen Schaltungen auch mitgenutzt wird. Die Diode ist der PN-Übergang zwischen Bulk und Drain und ist prinzipbedingt immer da.
> Zusätzlich ist im Mosfet noch eine Inversdiode "integriert"
Richtig wäre:
Automatisch entsteht im Mosfet bei der Herstellung noch eine
Inversdiode.
Der Text entstammt Göbel: Einführung in die Halbleiterschaltungstechnik. Zu lesen auf 111 unten und 112 oben.
MOSFET schrieb: > Der Text entstammt Göbel: Einführung in die Halbleiterschaltungstechnik. > Zu lesen auf 111 unten und 112 oben. Hmm, das ist hier sehr missverständlich bis falsch beschrieben, keine Ahnung, was sich der Herr Göbel dabei gedacht hat. Im Tietze & Schenk ist das wesentlich klarer ausgedrückt: "Ohne Inversionsschicht ist immer mindestens einer der pn-Übergänge zwischen Source und Substrat bzw. Drain und Substrat gesperrt und es kann kein Strom fließen." Natürlich können auch beide pn-Übergänge sperren, nämlich dann, wenn Ubs<0 und Ubd<0 ist. Bei Göbel wird nun von Ubs=0 ausgegangen. Es ist eine Frage der Definition, ob man einen pn-Übergang bei Spannung 0 als sperrend oder leitend bezeichnet. Diese Frage stellt sich in diesem Fall aber schon allein deswegen nicht, weil im Falle eines fließenden Stroms dieser wegen der BS-Verbindung sowieso am pn-Übergang vorbeifließt. Die BS-Diode hat also überhaupt keinen Einfluss darauf, ob der Mosfet sperrt oder nicht, weswegen Göbels Formulierung zumindest sehr missverständlich ist.
Da habe ich gleich noch eine Frage zu Formulierungen aus diesem Buch: Seite 69 letzter Punkt: http://books.google.com/books?id=k7rmA-_pPmYC&lpg=PR2&ots=Gv0H4HLNgH&dq=g%C3%B6bel%20Einf%C3%BChrung%20in%20die%20Halbleiter%20Schaltungstechnik&hl=de&pg=PA70#v=onepage&q&f=false Stimmt das so? Denn das würde ja bedeuten, dass sich beim Beipolartransistor bei positiver Basis-Emitterspannung die Basis gegenüber dem Emitter "absenken" würde. Ist es nicht genau anders herum, also dass der Emitter gegenüber der Basis "angehoben" wird?
Semikron hat auf der Website ein App-Handbuch (Ausgabe 1998) in Deutsch mit ausführlichen Grundlagenerläuterungen. Die Kapitel können leider nur einzeln heruntergeladen werden. http://www.semikron.com/skcompub/de/application_manual-193.htm Das neue von 2010 gibts nur in Leseproben oder als preiswertes Totholz. Substrat/Bulk im üblichen Sinn gibts meines Wissens nur bei Lateral-FET, oft daran zu erkennen, dass Source am KK liegt. Modernere Vertikal-FET haben Drain am Kühlkörper und das Substrat ist nur die n+ Grundschicht des Epitaxialaufbaus (siehe Kap 1.2.1) Arno
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.