Forum: FPGA, VHDL & Co. ucf, fallweise Synthese


von Duke Scarring (Gast)


Lesenswert?

Hi folks!

Falls man in seinem Xilinx-Projekt verschiedene IP-Blöck z.B. per 
if-generate wahlweise mit synthetisieren möchte, bzw. eben auch nicht.
Fall man IP-Blöcke/entitys ausläßt, beschwert sich ngdbuild mit
1
ERROR:ConstraintSystem:59
über die nun überflüssigen Constraints.

Fragen:
Kann man die Fehler in Warnungen umwandeln?
Oder kann man die Constraints irgendwie als optional markieren?
Ich weiß, der GNU-Preprozessor wäre eine Variante, aber da müßte ich 
ganz schön an meinem Workflow rumschrauben.
Wie handelt Ihr das?

Duke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.