Hallo! Ich habe mein erstes EDK Projekt aufgesetzt. Das Xilinx Device dass ich verwende ist der XC5VFX30T. In XPS habe ich ein Peripheral mit mehreren Registern erzeugt. Im SDK kann ich in diese Register schreiben und von ihnen lesen. So weit so gut. Wenn ich nun in der generierten Datei user_logic.vhd Änderungen vornehme, dann scheinen diese nicht ins bit-File übernommen zu werden wenn ich dieses neu erstellen lasse.. Was mache ich falsch? Muss ich vielleicht noch irgendwo das Bit-File updaten oder so??? Gruß, Hendrik
"Clean Hardware" und anschießendes "Generate Bitfile" mal probiert?
Christian R. schrieb: > "Clean Hardware" und anschießendes "Generate Bitfile" mal probiert? Ja. In XPS das durch doppelklicken auf die .xmp-Datei aus ISE gestartet wurde habe ich folgendes probiert: * Hardware -> Clean Netlist * Hardware -> Clean Bits * Hardware -> Clean Hardware * Project -> Rescan User Repositories * Project -> Clean All generated Files Dann schließe ich XPS und starte die Synthese in ISE. Nachdem diese durchgelaufen ist Starte ich das SDK Programmiere das FPGA und starte eine Debug Session. Leider ist es dann immer so, dass das Ergebnis das gleiche ist wie vor der Synthese. So, als ob die Änderung es nicht ins BIT File geschafft hat...
OK. Ich hab's. Hab mit der SW in den falschen Adressbereich geschrieben.,, immer diese Kleinigkeiten...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.