Stereo-DAC UDA1330 an Cortex-M0 LPC1114

[Ralf (Gast)]

Hi,

ich möchte einen UDA1330 mit einem LPC1114 ansteuern.
Mir sind aus dem Datenblatt des UDA1330 aber leider noch ein paar Sachen 
unklar.

Hier mal die Datenblätter:
http://ics.nxp.com/support/documents/microcontrollers/pdf/user.manual.lpc11xx.lpc11cxx.pdf
http://www.nxp.com/documents/data_sheet/UDA1330ATS.pdf

Meine Fragen:
- im Datenblatt zum UDA1330 steht auf Seite 5, Multiple format input 
interface, dass die fallende Flanke des WS-Signals (Wordselect) 
zeitgleich zur fallenden Flanke des BCLK-Signals (Bitclock) auftreten 
muss. Ich hab hier einen Cortex-M3 mit I2S-Interface, bei dem das ja in 
Hardware gemacht wird, aber ich möcht's erstmal auf dem "Kleinen" 
probieren. Wie kritisch muss ich das sehen, ist das bereits ein K.O. 
oder darf da doch ein wenig Versatz sein? Im Datenblatt hab ich die 
Angabe nicht gefunden, deswegen befürchte ich, dass es eben exakt 
passieren muss. Ansonsten hätte ich es mit SPI im Interruptbetrieb und 
einem GPIO-Pin versucht,ggf. ebenfalls mit flankengesteuerten 
Interrupts.

- Seite 15, Timing-Tabelle, Tsys: die angegebene SysClk-Frequenz ist in 
Abhängigkeit der Samplefrequenz angegeben. Über die Pins (Static-Mode) 
bzw. per Software (L3-Mode) kann ich aber doch die Samplefrequenz 
wählen, wieso muss ich dann SysClk abhängig von der Samplefrequenz 
ändern, wenn ich eine andere Samplefrequenz wähle?

Vielleicht kann mir da jemand weiterhelfen :)

Ralf

[Kurt H. (Firma: KHTronik) (kurtharders)]

Hallo Ralf,

das mit dem MUST bei der Gleichzeitigkeit solltest Du ernst nehmen. Es 
geht sicher nichts kaputt, aber es kann Störungen geben.

Die Angabe auf Seite 15 bezieht sich nicht auf die Samplefrequenz, 
sondern auf den Multiplikator n*fs.

Grüße, Kurt

[Ralf (Gast)]

Hallo Kurt,

> das mit dem MUST bei der Gleichzeitigkeit solltest Du ernst nehmen. Es
> geht sicher nichts kaputt, aber es kann Störungen geben.
Okay, dann muss ich mal sehen wie ich das gelöst bekomme :)

> Die Angabe auf Seite 15 bezieht sich nicht auf die Samplefrequenz,
> sondern auf den Multiplikator n*fs.
Sorry, Samplefrequenz ist der falsche Ausdruck. Ich verstehe aber nicht, 
warum ich SYSCLK entsprechend anpassen muss, wenn ich doch per Pin bzw. 
Register den Multiplikator einstellen kann.

Ralf

[Kurt H. (Firma: KHTronik) (kurtharders)]

Ralf schrieb:
> Sorry, Samplefrequenz ist der falsche Ausdruck. Ich verstehe aber nicht,
> warum ich SYSCLK entsprechend anpassen muss, wenn ich doch per Pin bzw.
> Register den Multiplikator einstellen kann.

Das Datenblatt macht doch an der Stelle nur Angaben zu den Anforderungen 
an das Signal. Z.B. kannst Du mit 88ns für alle Takteteilungen die 
Forderungen einhalten. Da musst Du nichts anpassen.

Grüße, Kurt

[Ralf (Gast)]

Hi Kurt,

> Z.B. kannst Du mit 88ns für alle Takteteilungen die
> Forderungen einhalten. Da musst Du nichts anpassen.
Mmmh, mit 44ns, oder?
Das heisst, wenn ich "nur" 256fs verwende, reichen 88ns, aber für z.B. 
bis 512fs sollten es 44ns sein und runterteilen geht per Pin/Software? 
So würde ich das dann verstehen. Oder blick ich's immer noch nicht?

Ralf

[Kurt H. (Firma: KHTronik) (kurtharders)]

Genau so würde ich das interpretieren.

[Ralf (Gast)]

Hi Kurt,

okay, dann werd ich's mal unter diesem Gesichtspunkt probieren :)
Und ne Lösung für das Flankenproblem find ich sicher auch noch...

Ralf