Hallo, die Idee ein eigenes Oszilloskop zu entwerfen spuckt mir schon länger im Kopf herum. Als reines Hobbyprojekt war mir das aber immer zu aufwendig und komplex. Jetzt schon einmal gedacht für die Diplomarbeit fasziniert mich die Idee einen Großteil der Hardware auf einen Chip unterzubringen. Also Analoges Frontend, ADC und Speichercontroller. Bandbreite und Sampling-Frequenz sollten dabei moderat bleiben. Z.B.: 20MHz analoge Bandbreite und 50MSPS. Abzielen soll das im Prinzip nur auf den Markt den zb. das Nano-DSO abdeckt nur halt um eine Spur ambitionierter. Jetzt meine Fragen: Macht es Sinn mehr als nur den ADC auf einen Chip unterzubringen um Kosten einzusparen und das Matching zu vereinfachen? Gibt es so etwas in die Richtung vielleicht schon? Wie schätzt ihr den Aufwand dafür ein? Ist das von einer Person (Design und Layout) im Rahmen einer Diplomarbeit zu bewältigen? Bitte nicht zu streng urteilen, weil das ganze noch nicht wirklich durchdacht ist. Ist nur eine fixe Idee, wozu ich gerne eure Meinung hören würde. lg Thomas
Die Ganzen Chinascops verwenden alle Bauteile von der Stange (Digikey). Agilent, Tek und wie sie alle heißen verwenden schon praktisch immer ASICs, und tun es auch heute noch. Allerdings ist das Knowhow, das da drinsteckt beträchtlich. Das Analogfrontend ist praktisch immer extern in einer kleinen Blechdose untergebracht. ASICs werden nur bei exorbitanten Stückzahlen, oder wenn es nichts brauchbares am Markt gibt eingesetzt, beides trifft auf dein Gerät nicht zu.
Luk4s K. schrieb: > Die Ganzen Chinascops verwenden alle Bauteile von der Stange (Digikey). > Agilent, Tek und wie sie alle heißen verwenden schon praktisch immer > ASICs, und tun es auch heute noch. Allerdings ist das Knowhow, das da > drinsteckt beträchtlich. Das glaub ich gern. Wenn dann würde ich mich wie gesagt, auf Frontend, ADC und Speichercontroller konzentrieren, was wohl den kritischsten Teil darstellt. Du siehst da also auch im oben genannten Frequenzbereich relativ geringe Aussichten auf Erfolg? > ASICs werden nur bei exorbitanten Stückzahlen, oder wenn es nichts > brauchbares am Markt gibt eingesetzt, beides trifft auf dein Gerät nicht > zu. Was verstehst du unter exorbitant? Ich kenne nur die Preise für 30 Testchips die wir im Rahmen einer LV bei AMS fertigen lassen durften. Da ein Großteil dort für die Masken draufgeht, denk ich mal, dass man ab einigen 10.000 Stück schon profitabel arbeiten kann. In dem Bereich kenne ich auch nichts Brauchbares auf dem Markt. Ohne FPGA und schon recht aufwendigen externen analogen Frontend geht da kaum mehr was. Wenn man stattdessen praktisch nurmehr einen uC und ein wenig Peripherie herumbauen müsste, wäre das denke ich schon recht praktisch...
Thomas schrieb: > Das glaub ich gern. Wenn dann würde ich mich wie gesagt, auf Frontend, > ADC und Speichercontroller konzentrieren, was wohl den kritischsten Teil > darstellt. Du siehst da also auch im oben genannten Frequenzbereich > relativ geringe Aussichten auf Erfolg? Analogfrontend ist mit schnellen FET-Opamps kein Hexenwerk mehr (siehe branadics Tastkopf, Welec, Stefan Salewski) Speichercontroller machen die Chinesen in nem billig FPGA, kann also auch nicht allzu schwierig sein. > Was verstehst du unter exorbitant? Ich kenne nur die Preise für 30 > Testchips die wir im Rahmen einer LV bei AMS fertigen lassen durften. Da > ein Großteil dort für die Masken draufgeht, denk ich mal, dass man ab > einigen 10.000 Stück schon profitabel arbeiten kann. > In dem Bereich kenne ich auch nichts Brauchbares auf dem Markt. Ohne > FPGA und schon recht aufwendigen externen analogen Frontend geht da kaum > mehr was. Ein 20MHz Frontend ist nun wirklich keine Raketentechnik und 50Ms/s schafft wirklich jeder FPGA, wenn nicht gar CPLD. (ulrich radigs skop) > Wenn man stattdessen praktisch nurmehr einen uC und ein wenig Peripherie > herumbauen müsste, wäre das denke ich schon recht praktisch... Entwickeln musst du das Frontend / die Logik so oder so Allen in allem wollen mir die Vorteile eines ASICs an dieser Stelle nicht so recht einleuchten
Luk4s K. schrieb: > Analogfrontend ist mit schnellen FET-Opamps kein Hexenwerk mehr (siehe > branadics Tastkopf, Welec, Stefan Salewski) Speichercontroller machen > die Chinesen in nem billig FPGA, kann also auch nicht allzu schwierig > sein. Ich denke halt das alles in einem Package ist bei gegebener Stückzahl doch günstiger herzustellen. Aber die Chinesen im Preis zu schlagen ist immer schwierig g > Ein 20MHz Frontend ist nun wirklich keine Raketentechnik und 50Ms/s > schafft wirklich jeder FPGA, wenn nicht gar CPLD. (ulrich radigs skop) War auch absichtlich niedrig gesteckt. Wenn im Rahmen der Arbeit mehr drinnen ist, wäre das nur zu begrüßen. > Entwickeln musst du das Frontend / die Logik so oder so Nur einmal, denn die Peripherie kann dann jeder Hersteller nach eigenem Belieben zusammenstellen. > Allen in allem wollen mir die Vorteile eines ASICs an dieser Stelle > nicht so recht einleuchten Das ganze soll dann eher soetwas wie ein ASSP werden. Also ein Standardprodukt für Oszilloskope, um dessen Entwicklungszeit, Kosten und Größe zu verringern. Neben Bastlern wäre das denke ich auch für Schulen und Unis interessant, die Messungen über ein paar MHz (im Lehrbetrieb) wohl eher selten brauchen.
ja deutscherlande alles schwer, chinesiche studenten machen dafür 1-2GSs /100-300MHz DSOs als Diplomarbeit. Die meisten sind natürlich FPGA/extern ADCs basierend, einige arbeiten die ich gelesen habe beinhalten den ganzen schick-schank wie GPIB, FFT. Die anvisierten 20MHz analog bandbreite und 50MSs sind definitive auch für deutschen studenten machbar.
Thomas R. schrieb: > , chinesiche studenten machen > dafür 1-2GSs /100-300MHz DSOs als Diplomarbeit. Hast du mal ein paar links auf ebendiese?
Prinzipiell würde ich das "Analog-Zeug" incl. ADC vom Rest der Digitalten Steuerung trennen, etliche Störeffekte entfallen dadurch. Digitales per FPGA. Beim Analogen kann (wenn es der Designer kann) ein Asic vorteilhaft sein, muß aber nicht. Vor allem bei analogen Komponenten ist die Wahrscheinlichkeit eines mehrfachen Redesigns (Maskenkosten!!) erheblich, wie ich aus Erfahrung weiss. Ich kenne einige Beispiele aus der Praxis, waren Top-Leute. Den Rahmen einer Diplomarbeit könnte der Faktor Zeit sprengen, je nach dem wie gut man die einzelnen Entwicklungstools beherrscht. Einarbeiten in die SW, die eigene Aufgabe damit lösen, IC fertigen. Ironie ein: Auch die Chinesen müssen lernen mit den SW-Werkzeugen umzugehen, das dauert seine Zeit. Oder haben die schon "Programmierstecker"? Ironie aus
Bond schrieb: > Prinzipiell würde ich das "Analog-Zeug" incl. ADC vom Rest > der Digitalten Steuerung trennen, etliche Störeffekte entfallen > dadurch. Digitales per FPGA. Hm ja getrenntes Substrat wäre sicher vom Vorteil, aber mein eigentliches Ziel ist es ja diese Komponenten in einem Standardprodukt zusammenzufassen. Zumindest mit Speichercontroller. > Beim Analogen kann (wenn es der Designer > kann) ein Asic vorteilhaft sein, muß aber nicht. Vor allem bei analogen > Komponenten ist die Wahrscheinlichkeit eines mehrfachen Redesigns > (Maskenkosten!!) erheblich, wie ich aus Erfahrung weiss. > Ich kenne einige Beispiele aus der Praxis, waren Top-Leute. Bis zur Serienreife sicherlich. Das ist jetzt bei einer Diplomarbeit nicht unbedingt das oberste Ziel. > Den Rahmen einer Diplomarbeit könnte der Faktor Zeit sprengen, > je nach dem wie gut man die einzelnen Entwicklungstools beherrscht. > Einarbeiten in die SW, die eigene Aufgabe damit lösen, IC fertigen. Ich hab wie erwähnt schon des öfteren mit den Tools von Cadence gearbeitet. Sowohl im Layout- als auch im Design-Bereich. Allerdings noch kein Projekt in dem Umfang. Deshalb kann ich das auch schlecht abschätzen.
Naja, sieh Dir mal mein DPScope an (http://www.dpscope.com). Da ist der Grossteil des Oszis in einem dsPIC (ADCs, Triggerkomparatoren, Speicher, Samplingkontroller); bloss der Frontend (Op-Amps) und das USB-Interface sind separat. Die Loesung mit Mikrocontroller limitiert die Samplerate aber auf ca. 1-2 MSa/sec (fuer periodische Signale habe ich equivalent time sampling implementiert, bis 20 MSe/sec). Bandbreite ist ein bisschen ueber 1 MHz. Deine Zielvorgaben sind also eine gute Groessenordnung hoeher. Da ist mit meinem Zugang nix. Wenn's billig sein soll und wenig Teile brauchen soll, dann waere meiner Meinung nach die beste Loesung: - Oszi als USB-Oszi (Stuerung und Anzeige am Computer) auslegen - spart Display und Bedienelemente (entweder teuer oder umstaendlich zu bedienen) - Sample-Logik, Triggerlogik, Speicher in einem low-end FPGA (z.B. Xilinx Spartan). - Mikrocontroller zur Steuerung der Sample-Logik, des analogen Frontends und des Interfaces (RS-232) zum Computer also Softcore im FPGA (z.B. Xilinx Microblaze) - analoger Teil (Verstaerkerkette, ADCs) auf jeden Fall extern aus Standardbausteinen. USB-Interface loest man am einfachsten mit einem geeigneten seriell-zu-USB-Konverter (z.B. FT232). Als "proof of concept" ist sowas fuer einen sehr(!) ambitionierten Diplomanden u.U. schon zu machen. Als fertige, ausgereifte Loesung ist das aber fuer einen erfahrenen Ingenieur zumindest ein zwei-Jahre-Vollzeitprojekt - ausser der Hardware steckt da naemlich auch noch viel an FPGA-Digitaldesign sowie an Software drinnen. Glaub mir, fast jeder unterschaetzt den wirklichen Aufwand vollkommen. Das DPScope war bis zum kompletten Prototypen ca. ein halbes Jahr Entwicklung (ca. Halbzeit, nicht Vollzeit), obwohl ich sowohl bei Hardarwe (analoger Frontent) sowie PC-Software auf ein frueheres Projekt also Basis zurueckgreifen konnte. Wolfgang
Guck dir mal die xprotolabs an. Die können zwar normalerweise nur 2Ghz, sind dafür aber in einem Chip aufgebaut. Wenn du den ADC und den RAM auslagerst und alles mit einem schönen FPGA ansteuerst, kannst du da noch ordentlich was rausholen! Mit freundlichen Grüßen, Valentin Buck
Luk4s K. schrieb: > Thomas R. schrieb: >> , chinesiche studenten machen >> dafür 1-2GSs /100-300MHz DSOs als Diplomarbeit. > > Hast du mal ein paar links auf ebendiese? ja, z.b. cnki.com (China National Knowledge Infrastructure) Du braust natürlich CJV Viewer um die dokumente zu lesen/durchsuchen. Sind natürlich fast alle auf chinesisch. Beim durchsuchen reichen oft englishe begriffe, am besten ist aber direkt auf chinesisch zu suchen.
Danke für die vielen Tipps, aber der Schwerpunkt der Entwicklung soll schon bei einer Integrierten Schaltung liegen, also einem ASSP für Oszilloskope, da es so etwas scheinbar nicht gibt (höchstens firmenintern). Ein in großen Teilen diskrekt aufgebautes Oszi, wird man schwer zu einem konkurrenzfähigen Preis hinkriegen. Auch fehlt da irgendwo die Innovation die bei einer Diplomarbeit doch ein wenig vorhanden sein sollte (bei den Chinesen gelten da wohl andere Maßstäbe).
Hallo, ich bin der Überzeugung, dass man zu Zeiten in der Skopes immer schneller und hochauflösender werden nicht gerade dadurch glänzen kann, dass man ein analoges Front-End geringer Bandbreite und ADCs mit geringer Abtastrate in ein ASIC gießt. Wer die Entwicklung gerade auch an Unis und Schulen betrachtet wird feststellen, dass auch dort immer weiter aufgerüstet wird. Es wird wahrscheinlich nur eine Frage der Zeit sein, bis auch im Unterricht mal schnellere Signale im Ansatz behandelt werden. Im Zuge seiner Diplomarbeit hat Alex aus dem Welec-Projekt ein OpenSource FPGA-Design für digitale Speicheroszilloskope auf Basis des Leon3 entwickelt. Ich durfte die Arbeit Korrektur lesen. Ich denke das war schon recht umfangreich. Man sollte sich da nicht zu sehr aus dem Fenster lehnen, sonst ist man hinterher enttäuscht, was man im Rahmen einer solchen Arbeit alles nicht schafft. Steck deine Ziele insgesamt also nicht zu hoch. Ob die Umsetzung Sinn macht wag ich zu bezweifeln, aber das ist meine ganz persönliche Meinung. Wirf mal einen Blick in das Datenblatt des LMH6518 (VGA bis 900MHz), da ist bereits ein vollständiges Front-End drin beschrieben. branadic
Thomas schrieb: > da es so etwas scheinbar nicht gibt (höchstens firmenintern). Ich frage mich ernsthaft, wer so etwas kaufen würde. Die 'großen' Hersteller würden sich damit ja selbst das Wasser abgraben, wenn sie denn einen Digiskop-ASSP produzieren und den verkaufen würden. > Ein in großen Teilen diskrekt aufgebautes Oszi, wird man schwer zu einem > konkurrenzfähigen Preis hinkriegen. Rigol, Atten, Tekway beweisen es; es geht. Und die verwenden nur Standardbauteile.
branadic schrieb: > ich bin der Überzeugung, dass man zu Zeiten in der Skopes immer > schneller und hochauflösender werden nicht gerade dadurch glänzen kann, > dass man ein analoges Front-End geringer Bandbreite und ADCs mit > geringer Abtastrate in ein ASIC gießt. Wer die Entwicklung gerade auch > an Unis und Schulen betrachtet wird feststellen, dass auch dort immer > weiter aufgerüstet wird. Es wird wahrscheinlich nur eine Frage der Zeit > sein, bis auch im Unterricht mal schnellere Signale im Ansatz behandelt > werden. Es wird aber ich immer mehr in einem Chip integriert. Mein Projekt wäre damit nur eine Vorstufe für deutlich performantere SoC's. > Im Zuge seiner Diplomarbeit hat Alex aus dem Welec-Projekt ein > OpenSource FPGA-Design für digitale Speicheroszilloskope auf Basis des > Leon3 entwickelt. Ich durfte die Arbeit Korrektur lesen. Ich denke das > war schon recht umfangreich. Man sollte sich da nicht zu sehr aus dem > Fenster lehnen, sonst ist man hinterher enttäuscht, was man im Rahmen > einer solchen Arbeit alles nicht schafft. Steck deine Ziele insgesamt > also nicht zu hoch. Ja eben den Aufwand kann ich leider nicht abschätzen und müsste das sowieso noch mit Betreuer und Arbeitgeber abklären. > Ob die Umsetzung Sinn macht wag ich zu bezweifeln, aber das ist meine > ganz persönliche Meinung. Zweifeln tue ich etwas am Markt für so eine Lösung. Aber in Bezug auf Entwicklungszeit, Größe und Kosten denke ich schon, dass es eine Daseinsberechtigung geben würde. Aber diese Entscheidung liegt eh auch nicht bei mir. > Wirf mal einen Blick in das Datenblatt des LMH6518 (VGA bis 900MHz), da > ist bereits ein vollständiges Front-End drin beschrieben. In diesen Frequenzbereich würde ich mich für das Projekt sicher nicht trauen.
Luk4s K. schrieb: > Thomas schrieb: >> da es so etwas scheinbar nicht gibt (höchstens firmenintern). > Ich frage mich ernsthaft, wer so etwas kaufen würde. Die 'großen' > Hersteller würden sich damit ja selbst das Wasser abgraben, wenn sie > denn einen Digiskop-ASSP produzieren und den verkaufen würden. Klar an die richtet sich das auch nicht. Vorerst wohl eher an Leute wie die Nano-DSO Entwickler. >> Ein in großen Teilen diskrekt aufgebautes Oszi, wird man schwer zu einem >> konkurrenzfähigen Preis hinkriegen. > Rigol, Atten, Tekway beweisen es; es geht. Und die verwenden nur > Standardbauteile. Naja die verfügen wohl über etwas andere Mittel als ein armer Student ;)
Als Diplomarbeit vollkommen untauglich. Da hängst Du entweder ewig dran, oder hast was, was nur Mist ausspuckt. Ich glaube Du hast noch nicht wirklich Einblick ins Analoge-Frontend von einem Oszi. Bau doch erstmal eine Eingangsstufe diskret auf und dann sehen wir weiter...
> , chinesiche studenten machen > dafür 1-2GSs /100-300MHz DSOs als Diplomarbeit. Oh, sehr interessant. Das erklärt einiges, zB woher der ganze untaugliche 200 Euro Oszischrott mit "Made in China" herkommt. Leiber fancy Mist als was solides was auch tut. In der Diplomarbeit sollte man was lernen und nicht den verrücktesten Unsinn veranstalten.
Mike Strangelove schrieb: > untaugliche 200 Euro Oszischrott mit "Made in China" herkommt. Also, die Rigols werden überwiegend positiv aufgenommen. Die Tekways scheinen auch nicht ganz übel zu sein. 100Ms/s Geräte von Owon mal außenvor gelassen....
Mike Strangelove schrieb: > Als Diplomarbeit vollkommen untauglich. Da hängst Du entweder ewig dran, > oder hast was, was nur Mist ausspuckt. Ich glaube Du hast noch nicht > wirklich Einblick ins Analoge-Frontend von einem Oszi. Bau doch erstmal > eine Eingangsstufe diskret auf und dann sehen wir weiter... Sagen wir es mal so, in eine ernsthafte Eingangsstufe die halbwegs das abbildet was man messen will, hab ich tatsächlich (noch) keinen Einblick. Bevor man den Chip designed wird man ohnehin versuchen das ganze mal diskret aufzubauen. Aber den eigentlichen Schwerpunkt möchte ich auf jedenfall auf Analog-Chip-Design legen, schließlich will ich in dem Bereich mal arbeiten. Also mal schaun was mein Betreuer und eventuell AMS dazu sagen wird. Bevor ich das nur diskret aufbaue suche ich mir lieber ein anderes Projekt.
Thomas, das Problem, dass ich sehe, ist, dass ein voller Oszi-Frontend (Verstaerker, Schalter, variable-gain-Stufe, ADC) VIEL zu gross ist fuer eine Diplomarbeit. Das waere eigentlich jeder einzelne Teil davon eine eigene Diplomarbeit. Das Gesamtprojekt wuerde man in einer Firma von einem ganzen Team bearbeiten lassen, wo jeder einen Teil uebernimmt. Wenn Du dann noch Speicher, Steuerlogik etc. integrieren willst... und ob das Endergebnis dann billiger sein kann als ein Aufbau aus Standard-ICs, wage ich auch zu bezweifeln. Hat schon einen guten Grund, warum die Chinesen (Rigol & Co) das immer diskret loesen - ASICs koennten naemlich die auch designen, wenn sie wollen; macht aber eben wenig Sinn. Noch dazu - wenn Du in Deinem hochintegrierten ASIC auch nur einen fatalen Fehler hast, ist das ganze unbrauchbar und jede kleine Aenderung kostet Unsummen. D.h. der Zugang ist labgsam, teuer und unflexibel. Bei einem diskreten Ausbau sind Aenderungen hingegen sehr einfach und billig durchzufuehren - man ersetzt einfach den fraglichen Bauteil durch eine Alternative und/oder korrigiert das Boardlayout. Ich will Dir Deinen Enthusiasmus nicht nehmen; wie Du an meinen eigenen Prohekten sehen kannst, mag ich Oszis etc. ja auch sehr gern :-) Aber mein Rat waere: Such Dir entweder einen Teilbereich raus, oder versuch soviel wie moeglich mit existierenden Komponenten zu loesen. Man koennte ja z.B. versuchen, einb Oszi aus sehr modularen Baugruppen aufzubauen; d.h. ein Mainboard, und dann kleine Steckkarten fuer jeden Kanal, fuer den Trigger, fuer die Ansteuerlogik. Das ist zawr nicht die billigste Loesung, aber sehr elegant und flexibel. Eventuell kann das ja ein Gruppenprojekt sein wo jeder eine oder zwei dieser Steckkarten beisteuert. Mach bloss die Gruppe nicht zu gross oder es wird nie was :-)
Mike Strangelove schrieb: >> , chinesiche studenten machen >> dafür 1-2GSs /100-300MHz DSOs als Diplomarbeit. > > Oh, sehr interessant. Das erklärt einiges, zB woher der ganze > untaugliche 200 Euro Oszischrott mit "Made in China" herkommt. Leiber > fancy Mist als was solides was auch tut. In der Diplomarbeit sollte man > was lernen und nicht den verrücktesten Unsinn veranstalten. hast du die gelesen ? Oder mindestens ein china DSO design (von den du behauptest dass die schrott sind) genau studiert ? Garantiert nicht, also laber kein unsinn. Das die billig sein müssen (weil sonst die westlichen kunden es gar nciht kaufen würden - geiz ist geil eben) verursacht unangenehme effekte - hin und wieder läuft etwas softwareseitig nicht rund. Ein Hameg ist vom hardware design nicht besser - nur teurer, dadurch ergibt sich (rein theoretisch) etwas mehr spielraum für bessere firmware.
Na, unsere letzten Posts haben sich ueberkreuzt. Also wenn es unbedingt analoges ASIC-Design sein soll, dann ist meiner Meinugn nach einer der Teile mehr als genug fuer eine Diplomarbeeit: Entweder ein ADC, oder ein VGA, oder ein Op-Amp. Ueberleg Dir auch gut, WARUM Du sowas selber entwerfen will - d.h. was kann Dein Bauteil, was ein Standardchip nicht bietet. Wenn es integriert sein soll, dann kann man das ja eventuell wieder als Gruppenarbeit angehen - stell aber sicher, dass die Aufgaben klar verteilt sind und dass Du nicht Probleme mit Deinem eigenen Abschluss bekommt, wenn einer Deiner Mitarbeiter nichts Brauchbares liefert; sowas ist immer ein Risiko.
@Wolfgang: Befürchten tue ich ja auch, dass alles zusammen zuviel ist, aber man muss ja nicht alles von Grund auf neu designen. Standardmodule für OPAMPs, ADCs usw gibt es auch vom Hersteller des Designkits. Ob die ausreichen ist damit natürlich nicht gesagt. Das Analog-Chip-Designs immer sehr aufwendig und nicht für eine Diplomarbeit geeignet sind, ist aber defintiv nicht der Fall. Soviel kann ich aus eigener Erfahrung schon sagen (zumindest mit professioneller Unterstützung). Aber bei meiner Idee bin ich ja selbst skeptisch ob sich das auch nur ansatzweise ausgeht (von serienreife ist hier aber wie gesagt keine Rede). Letztendlich war das jetzt auch nur mal eine Idee, dessen praktische Umsetzung vorher noch mit den zuständigen Personen besprochen werden muss. Aber wie man hier im Forum schon vernehmen kann sieht es eher schlecht aus, obwohl vermutlich nicht alle hier in diesem Bereich beruflich tätig sind.
>hast du die gelesen ? Oder mindestens ein china DSO design (von den du >behauptest dass die schrott sind) genau studiert ? Nö, hab ich nicht gelesen, kenn aber vergleichbare Sachen aus anderen Bereichen. Kamera mit 10 Megapixel aber dann den IR-Filter vergessen und Software Scheisse etc. Und ich muss auch kein DSO Design studieren, um festzustellen, dass diese Hobbybasteldinger aus China Schrott sind. Von Rigol redet doch keiner. Das hat aber kein Student mal als Diplomarbeit gemacht...
Machs ! ... wenn es Dich begeistert. Egal wo es was schon wie auf dem Markt oder sonstwo gibt. Ich hatte auch ne Diplomarbeit, die mir sehr viel Spass gemacht hat. Das ist das wichtigste dran. Ich würd's wieder so machen.
Den Großteil der Hardware sollte für die Videobearbeitung schon als fertige Lösung existieren: Für Video Eingänge am PC, oder Analoge VGA Eingänge am TFT-Monitor gibt es da schon günstige Lösungen. Die Frage ist da eher welcher Chip lässt sich gut dafür zweckentfremden und hat nicht zu viele Funktionen mit drin die stören. Ein VAG Signal für 1280x1024 Pixeln zu digitalisieren entspricht auch schon etwa 100 Ms für 3 Kanäle. Das einzige was wirklich noch Oszilloskop spezifisch ist, ist der Eingangsverstärker mit der Umschaltung. Ganz kriegt man den Teil kaum ein einen Chip, weil da halt auch mal höhere Spannungen auftreten. Eine Kondensator mit 100 pF und 100 V Spannungsfestigkeit lötet man immer noch lieber als Einzelteil.
Thomas schrieb: > Das Analog-Chip-Designs immer sehr aufwendig und nicht für eine > Diplomarbeit geeignet sind, ist aber defintiv nicht der Fall. Naja, das hab' ich auch nicht gesagt. Aber "Analog-Chip" kann von ein paar Transistoren bis zu einem ASIC mit einer Million davon reichen. Bei uns hat mal ein Student seine Diplomarbeit gemacht (unter Betreuung eines unserer erfahrensten Analog-Chip-Designer) - ein Jahr fuer einen differentiellen Op-Amp (allerdings mit GHz Banbreite und sehr hoher Linearitaet und geringem Rauschen) - und der Mann war definitiv gut. Ausserdem ist "analog" eben von der Natur her viel schwerer zu beherrschen als Digitaldesign - letzteres ist ja ziemlich standardisiert, waehrend analog doch oft sehr individuell auf die Zielanwendung zugeschnitten wird. Deshalb wollen auch die meisten Studenten lieber so bald wie meoglich nur noch digitale Sachen machen, weil das als leichter gilt :-) Was aber auch heisst - als guter Analogdesigner wirst Du spaeter am Arbeitsmarkt sehr gefragt sein, denn davon gibt es nicht so viele. Wenn Dir analog also Spass macht - lass Dich nicht bremsen! Was vielleicht ein Mittelweg waere: Hast Du Dir schon mal die PSoC-Mikrocontroller von Cypress angesehen? Die sind im wesentlichen ein Mikrocontroller mit einem Satz an relativ frei verbindbaren analogen Elementen sowie programmierbarer Logik alles auf einem Chip. Damit koennte man durchaus ein einfaches Oszi zusammenkriegen (ich hab' sogar schon man einen Artikel ueber sowas gefunden). Das waere vom Umfang durchaus als Diplomarbeit geeignet - ist ja nicht bloss die Hardware, sondern zumindest eine rudimentaere Software dazu. Natuerlich kannst Du nicht 100 MHz Bandbreite oder 1 GSa/sec Samplerate erwarten - 1 MHz und 20 MSa/sec sind da eher realistisch - aber ein lustiges Projekt waere das allemal. Vor allem wenn Du es mit der neuen Generation der PSoC's machen kannst. Von den Kosten ist das sogar fuer einen Studenten leistbar - so ein Eval-Board etc. kostet nicht die Welt - und Du kannst Dich dann mit analoger sowie digitaler Schaltungstechnik befassen, dazu noch Mikrocontroller- und PC-Programmierung - wirklich sehr abgerundet.
Hallo Wolfgang, schlag hier lieber nicht diese PSOC vor. Ich hab darauf schon lange genug vergeblich herumgekaut und dann mein Projekt mit nem CPLD + PIC realisiert. Der Grund ist, daß Cypress den Mund zu voll nimmt, denn aus dem Traum von frei verschaltbaren analoge und digitalen Gattern wird bei näherem Hinsehen nix. Genererll kann man zu den PSOC's sagen, daß man mit dem Portfolio an Komponenten auskommen muß, was von Cypress mitgeliefert wird und man fast keine Chance hat, selbst eine Komponente zu kreieren. Kurzum: Diese Dinger sehen auf dem Papier richtig gut und interessant aus, aber wenn man sie tatsächlich für eigene Ideen benutzen will, kriegt man die Krise. und an Thomas: Wenn du tatsächlich einen Spezialchip kreieren und fertigen lassen kannst und es dir auch zutraust, dann probiere es. Aber sei nicht traurig, wenn das eine Eintagsfliege wird, weil du z.B. nur ein begrenztes Budget benutzen darfst oder du nach einigen Monaten keinen Zugang zu den Entwurfssystemen und/oder der Anfertigung mehr hast usw. Abgesehen davon wäre ein Entwurf mit "diskreten" IC (ADC, Logik, Speicher, uC) auch nicht zu verachten. Schau erst mal, was du an ADC bekommen kannst und was die für Anforderungen an die Nachfolgeelektronik stellen. W.S.
Ich kann nicht umhin, hier auch mal meinen Senf zu zugeben: Ein Oszilloskop sollte auch hohe Eingangsspannungen verarbeiten können, deshalb sollten im Eingangsspannungsteiler ein paar Relais setzen. [ironie] Kann man Relais auf Analog-ASIC's integrieren? [/ironie] Mir gefallen DSO's nicht wirklich, habe immer ein Analoges Hameg daneben! Es müsste ein DSO geben, das ein Analoges Hameg perfekt simulieren könnte. Nein, ich meine nicht ein Analoges Hameg in einer Schwarzen Kiste mit eine Webcam sondern eine echt ausgekügelte Hardware: Ein Bildschirmspeicher, sagen wir mal 1280x960 Punkte. Der ADC läuft immer mit maximaler Abtastfrequenz. Die X-Adresse des Bildschirmspeichers wird von einem "Sägezahngenerator" erzeugt, die Y-Adresse vom ADC. Jeder adressierte Punkt wird um eins in der Helligkeit hochgezählt. Alle Punkte des Bildschirmspeichers müssen regelmässig um eins runtergezäht werden um das verblassen des Bildschirmphosphors zu simulieren.
Oktoberfestbesucher schrieb: > Es müsste ein DSO geben, das ein Analoges Hameg perfekt simulieren > könnte. > Nein, ich meine nicht ein Analoges Hameg in einer Schwarzen Kiste mit > eine Webcam sondern eine echt ausgekügelte Hardware: > Ein Bildschirmspeicher, sagen wir mal 1280x960 Punkte. > Der ADC läuft immer mit maximaler Abtastfrequenz. > Die X-Adresse des Bildschirmspeichers wird von einem "Sägezahngenerator" > erzeugt, die Y-Adresse vom ADC. Jeder adressierte Punkt wird um eins in > der Helligkeit hochgezählt. Alle Punkte des Bildschirmspeichers müssen > regelmässig um eins runtergezäht werden um das verblassen des > Bildschirmphosphors zu simulieren. Was hast du denn geraucht? Man sollte also ein DSO bauen, ohne die Vorteile des DSOs? Einen Nachleuchte-Modus haben übrigens viele DSOs.
Simon K. schrieb: > Was hast du denn geraucht? Warum wirst du, wenn du etwas nicht verstehst gleich beleidigend? > Man sollte also ein DSO bauen, ohne die > Vorteile des DSOs? Nein, man sollte ein DSO bauen ohne die Nachteile des DSO's! Ich habe hier z.B. ein UNI-T UT2042C Ich lege da z.B. ein 10MHz Signal an, die Zeitablenkung ist auf 10ns pro Kästle eingestellt. Wir sehen eine Sinusschwingung. Ich stelle die Zeitablenkung auf 20ns pro Kästle und wir sehen zwei Sinusschwingungen. Ich stelle die Zeitablenkung auf 50ns, auf 100ns usw. Irgendwann sehen wir ein breites Band. Und irgendwann ist mein Signal weg! Auweia!!!
Oktoberfestbesucher schrieb: > Alle Punkte des Bildschirmspeichers müssen > regelmässig um eins runtergezäht werden um das verblassen des > Bildschirmphosphors zu simulieren. Gibt es alles schon, Tek. z.B. nennt es Digitalen Phospor, die anderen entsprechend anders. Dennoch kommen die in den DSOs verbauten Bildschirm nicht annähernd an die Qualität einer guten Röhre ran. Dafür bräuchte man schon Displays, wie sie in aktuellen Smartphones zu finden sind, doch dann bräuchte man auch wieder >8 bit ADCs, um den Bildschirm schön zu füllen und dann wird's teuer.
Angehängte Dateien:
> Alle Punkte des Bildschirmspeichers müssen > regelmässig um eins runtergezäht werden Wenn Du es richtig machen willst, dann bitte logarithmisch :-) Lukas K. schrieb: > Dennoch kommen die in den DSOs verbauten Bildschirm > nicht annähernd an die Qualität einer guten Röhre ran. Dafür bräuchte > man schon Displays, wie sie in aktuellen Smartphones zu finden sind, Den Phosphor Effekt kann man auch mit Farbüberblendungen erzeugen. Nimm ein richtig grosses TFT, dann sieht man was :-)
Thomas R. schrieb: > Luk4s K. schrieb: >> Thomas R. schrieb: >>> , chinesiche studenten machen >>> dafür 1-2GSs /100-300MHz DSOs als Diplomarbeit. >> >> Hast du mal ein paar links auf ebendiese? > > ja, z.b. cnki.com (China National Knowledge Infrastructure) > > Du braust natürlich CJV Viewer um die dokumente zu lesen/durchsuchen. > Sind natürlich fast alle auf chinesisch. Beim durchsuchen reichen oft > englishe begriffe, am besten ist aber direkt auf chinesisch zu suchen. Könnte jemand diese Arbeit vielleicht in ein in unseren breitengraden verbreitertes Format wie pdf umwandeln, ich denke ich bin nicht der Einzige der gerne mal einen Blick darauf werfen würde.
Thomas schrieb: > Jetzt schon einmal gedacht für die Diplomarbeit > > Bitte nicht zu streng urteilen, weil das ganze noch nicht wirklich > durchdacht ist. Ist nur eine fixe Idee, wozu ich gerne eure Meinung > hören würde. Hast Du schon mal daran gedacht daß die Diplomarbeit deine Visitenkarte für den Berufseinstieg ist? Ich würde mich eher auf irgendein Hype- Thema wie "Ferndiagose" "Smart Grid" oder "LED-Beleuchtung" setzen um nicht als "verspielter Entwickler der Retro-Geräte entwickeln will und nie fertig wird" abgestempelt zu werden. Gruß Anja
A. schrieb: > Könnte jemand diese Arbeit vielleicht in ein in unseren breitengraden > verbreitertes Format wie pdf umwandeln, ich denke ich bin nicht der > Einzige der gerne mal einen Blick darauf werfen würde. Es handelt sich um ein CAJ-File, entsprechend braucht es auch einen CAJ Viewer. Anbei das File im pdf-Format. Viel wird der interessierte Leser nicht erfahren, massiver Tannenbäumchenalarm :) Wer glaubt eine vollständige Beschreibung eines DSOs zu erhalten irrt. Der Analogteil besteht auch nur aus einem einzelnen AD8138. branadic
Wow, 350 Downloads und nicht einer schafft es sich zu äußern, dennoch, gern geschehen. Scheinbar hab ich Recht behalten und kaum einer kann mit den Tannenbäumchen etwas anfangen. branadic
CAJ format ist an sich besser, man kann ohne weiteres text rauskopieren und übersetzen. Aus deiner PDF kann ich das nciht mehr (das mag an an meinen Acrobat liegen). Die beschreibung ist so weit komplett wie es sein muss, für mich war interessant die anbindung vom ADC08D500 an Samsung SoC/GPIB. Wer allerdings nur den FPGA part verstehen will kann sich die "National Giga ADCs" beispiele angucken. Die muss man jetzt nach der TI übernahme allerdings lange suchen. Mit google geht auch "adc08dxxxx_design_package_slf.zip" beinhaltet design beispiele für bis 1.5GS/s ADCs.
Thomas R. schrieb: > CAJ format ist an sich besser, man kann ohne weiteres text > rauskopieren und übersetzen. Aus deiner PDF kann ich das nciht > mehr (das mag an an meinen Acrobat liegen). Jetz beschwer dich noch! branadic
Thomas R. schrieb: > Mit google geht auch "adc08dxxxx_design_package_slf.zip" beinhaltet > design beispiele für bis 1.5GS/s ADCs. habe ich soeben probiert, leider wech. Idee?
Experte schrieb: > Thomas R. schrieb: >> Mit google geht auch "adc08dxxxx_design_package_slf.zip" beinhaltet >> design beispiele für bis 1.5GS/s ADCs. > habe ich soeben probiert, leider wech. Idee? da TI die NSC übernommen hat sind die sachen unter der bezeichnung "verschwunden". Dafür aber unter anderer bezeichnung zu finden, z.b. snac035.zip Auch direkt auf der TI website, sagen wir ADC08D1500 http://www.ti.com/product/adc08d1520 dann unter "More Literature" auf der website weiter unten steht "ADC0xD1520RB Design Package". Da drin sind nicht nur FPGA sources, aber auch schaltplan und gerber dateien für ein Virtex 4 board - was übrigens auch lauffähig ist mit der WAVEVISION5 PC software.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.