Important announcement: there is an English version of this forum on
Datum:
Ich habe hier noch einige Cache-RAMs rumliegen, SRAMs 32kx8 mit 15ns. Koennte man nicht einfach die zu sampelnden Daten an D0-D7 legen, /CE auf low, einen Binaerzaehler aus 2x74HC393 an A0-A14, und einen Takt an die 74HC393 und /WE? Dazu noch einen uC der das SRAM dann ausliest und die Daten ueber RS232 an den PC schickt. Eine Triggerung koennte man per 74HC688 (Bitvergleicher) realisieren, der D0-D7 mit einem vom uC vorgegebenen Byte vergleicht und dann einen Sample-Zyklus triggert. Alles in allem waeren die Kosten unter 10EUR fuer einen ~50MSPS 8-Kanal Logikanalyzer mit 32k Speichertiefe. Was haltet ihr davon?
Datum:
Wenn du im Forum mal etwas buddelst, dann wirst du Lösungen auf Basis derartiger RAMs finden. Bischen Controller der Klasse AVR ist mit dabei, aber daran sollte es ja nicht scheitern.
Datum:
Tatsache, genauso hatte ich mir das vorgestellt: http://www.avr.roehres-home.de/logikanalyzer/index.html Dummerweise hapert es dann an der Software ...
Datum:
Hallo, würdest Du evtl. zwei davon an mich abtreten?
Beitrag #2219224 wurde von einem Moderator gelöscht.
Datum:
@Egon: > würdest Du evtl. zwei davon an mich abtreten? Kommt drauf an, was krieg ich dafuer? :D Hast du was zum Tauschen? ... schrieb: > Hermocrates schrieb: >> 2x74HC393 > > Die sowieso nicht. > > Eher 74AC161 oder 74AC163... Warum? Presettable brauch ich nicht, synchron auch nicht. Die '393 koennen 8 bit zaehlen, die 163 nur 4 bit, also braeuchte ich 4 ICs statt 2. Insofern koennte man die verlinkte Schaltung vereinfachen. @Holger: Naja CPLD lohnt sich kaum fuer die 5 ICs. Da ist das CPLD teurer. Das Problem mit CPLDs ausserdem: extra Programmer notwendig; werden gerne mal abgekuendigt und das wars dann mit dem Design.
Datum:
Hermocrates schrieb: > Kommt drauf an, was krieg ich dafuer? :D Hast du was zum Tauschen? Reichen 50€?
Datum:
> Reichen 50€?
Dafuer kriegst du sogar 4 Stueck :D
Datum:
>@Holger: > >Naja CPLD lohnt sich kaum fuer die 5 ICs. Da ist das CPLD teurer. Das ist Ansichtssache. Mit einem CPLD bist du aber sehr flexibel was das Platinenlayout angeht. >Das Problem mit CPLDs ausserdem: extra Programmer notwendig; Hatte ich ja oben zumindest schon mal angedeutet das das ein (überwindbares) Problem ist. Im Endeffekt steht und fällt so ein Projekt aber an der Software zur Auswertung der Daten. Nicht jeder kann einen Datensatz mit 32kB Samples mal eben so auswerten. Wenn man Erfahrung hat ist das besser als nichts und hilft ungemein. Wenn man keine Erfahrung hat bringt es auch nichts.
Datum:
Hermocrates schrieb: > Warum? Presettable brauch ich nicht, synchron auch nicht. Die '393 > koennen 8 bit zaehlen Yep, aber mit denen kommst du vermutlich nicht einmal auf 5MHz. Rechne mal nach, wie lang es bei dem Teil braucht, bis der Takt am Eingang sich bis zum letzten Ausgang rumgesprochen hat.
E-Mail-Benachrichtigung einschalten
Neu: Seitenaufteilung einschalten