Hallo Leute, Ich wollte mal N-FETs als Highside Schalter anstelle der üblichen P-FETs ausprobieren. Klappt auch soweit, hab jedoch noch ein paar kleinere Probleme und Fragen. Die Schaltung im Anhang ist zur Diskussion stark vereinfacht und entspricht nicht unbedingt der angestrebten Lösung. Für die Gate Spannung des N-FET Q1 wird eine Spannung benötigt die im Q1-On Zustand Vdd um 5..10V übersteigt. Mit dem "Boost Kondesator" Konzept (siehe z.b. IR2111 Highside Treiber) kann man ja dies einfach erreichen, aber ein dauer Q1-On betrieb ist damit nicht möglich. Ich hab daher dafür einfach mal eine Kondensator Pumpe bzw. eine Flyback Schaltung ausprobiert. Die damit erzeigt Spannung hab ich relativ zu Q1-Source aufgehängt und schalte dann mit dieser 5V Hilfsspannung Q1-Gate. Damit erreiche ich bei Vdd 12V und RL 100 Ohm eine Schaltverzögerung (RL relativ zu V-IN) von ca. 450ns (On und Off, 75ns für 6n137, ca.120ns für IRLZ34N, der Rest für die schwachbrüstige Gateansteuerung), OK. Wenn ich aber RL z.B. auf 4.7K erhöhe, steigt die Q1-Off Zeit (gemessen über RL) auf 6µs :( . Warum? Ist dafür eine der Q1 Gate Ladungen verantortlich die sich erst über RL entladen muss?. Gibt es da eine einfache Abhilfe? Wenn ich mir die Spannung über RL anschaue dann gibt es dort hässliche Spikes von ca. 0.8V,600ns Dauer,10Mhz Schwingung mit der PWM Frequenz von Q2 aus der Flyback Schaltung. VBoost+ gegenüber VBoost-GND ist sauber! Aber anscheinend wird das VBoost Potential gegenüber GND so heftig hinundher geschüttelt so dass die Anbindung über RL an GND nicht ausreicht... Hierfür hab ich bisher nur folgende Abhilfe gefunden: 1) die PWM Flanken an Q2 verschleifen. Damit sinkt aber der Wirkungsgrad und Q2 wird heiss! :( 2) Anbindung von VBoost+ oder VBoost-GND an GND über einen Kondensator von mindestens 1..10nF. Damit steigt aber die Q1 Off Zeit bei RL 4.7K von ca. 6µs auf 20µs :( Allerdings bei RL 100Ohm hab ich nachwievor 450ns, :) Frage: Gibt es hier noch andere Möglichkeiten die Spikes zu beseitigen und trotzdem schnelle Q1 Off Zeiten auch bei hochohmigen RL zu erzielen? (Hab noch keine konkrete Anwendung im Sinn, nur so zum Ausloten was drinn ist) Danke schon mal für den Schweiss der Edlen...
Angehängte Dateien:
Hallo Kupfer Michi, der Mosfet schaltet bei RL=100 Ohm genauso schnell aus wie bei 4K7. Meiner Meinung nach machst du lediglich eine Fehl-Interpretation. Du mißt bestimmt mit einem Oszi die Spannung über RL und bestimmst aus dem Abklingen der Spannung von 12V auf 0V die Abschaltzeit. Der Mofet schaltet aber nur den Strom aus. Angenommen du hast nach 300ns noch 0.2V an RL=100R, dann sind dies noch 2mA. Wenn du jetzt einen RL von 4K7 hast ist der Strom nach 300ns immer noch 2mA, du mißt jetzt aber eine Spannung von 2mA*4K7=9,4V an RL und deswgen meinst du, der Fet würde langsamer abschalten. Wenn du wirklich schnell schalten willst hilft nur eine Halbrücke, also noch ein Fet der nach Masse schaltet. Gruß Volker
Danke, das ist sicher eine Erklärung, trifft es aber vielleicht noch nicht so ganz. Bei 100R und 12V ist I-On=120mA, Abfall auf 2mA in 300ns, OK kommt ungf. hin. Bei 4700R und 12V ist I-On=2.5mA, gemessene Abfallzeit auf 2mA/9.4V=ca. 1µs, auf 1mA/4.7V=ca. 3µs. Da die Gate Abschaltzeit weit darunter liegt (wie man ja im 100R Fall sieht) muss der Strom über RL woanders her kommen. Wenn man annimt dass er durch das Umladen der FET Kapaztitäten stammt so sind 6µs=2tau an 4700R in etwa 700pF. Kommt in etwa mit den versch. Cs des IRLZ34N (Ciss=800pF,Coss=220pF) hin. Aber ich dachte immer die dafür notwendigen Ströme werden über den VBoost-GND Stromkreis ausgeglichen. Irgend etwas scheine ich da mit den zwei relativ Potentialen noch gewaltig nicht zu verstehen...
Ahhhh, manchmal muss man nur laut denken... Beim Ausschalten von Q1 muss C-Gate-Source entladen werden, der Stromkreis kann über Gate -> Optokoppler nach VBoost-GND geschlossen werden, wirkt sich als nicht auf den Strom in RL aus. Aber C-Gate-Drain muss von +5V (Vgate relativ zu Vdd) auf -12V (Vgate relativ zu Vdd) umgeladen werden. Der dafür notwendige Strom kann aber nur über Vdd->Q1->RL->GND fliessen. Der Bösewicht ist also C-Gate-Drain von Q1 der alles versaut! Kommt das als Erklärung hin?
Bingo! 1nF extern von Gate->Source verändert nichts an t-Off (der Optokoppler schafft das), aber 1nF zw. Gate und Vdd und der Spannunsabfall über RL springt von 6µs auf 12µs! Bleiben also nur noch die Spikes...
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.