www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Automatisches Placement von IP Cores XILINX


Important announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Gilles Backhus (gilles_b)
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Hi Leute,

habe folgendes "Problem":

Ich habe für ein Spartan-6 unter XILINX ISE 13.4 ein Design, welches 
haufenweise (oder fast nur) IP Cores als Komponenten beinhaltet.

Nach der vollständigen Implementierung des Design inklusive Translate, 
Map und PAR wollte ich mir unter "Analyze Timing / Floorplan Design 
(PlanAhead)" anschauen, wie nun die ganzen LUTs und FFs der IP Cores im 
Chip platziert wurden. Leider sind aber sogut wie alle nicht platziert 
worden und immernoch unassigned. Auch das Zeichnen eines Pblocks und 
danach erneutem Implementieren ändert sich nichts. Der Pblock ist zwar 
drin, aber ich sehe trotzdem keine FFs oder LUTs, die da platziert 
wurden...

Jemand Erfahrung damit?

Danke im Voraus!

Autor: Duke Scarring (Gast)
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Gilles Backhus schrieb:
> Leider sind aber sogut wie alle nicht platziert
> worden und immernoch unassigned.
Ist evtl. Dein Chip zu klein (bzw. Dein Design zu groß)?
Läuft denn die Toolchain (xst -> translate -> map -> par -> bitgen) 
komplett fehlerfrei durch?

Duke

Autor: Gilles Backhus (gilles_b)
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Ja die Toolchain läuft soweit durch.
Ich glaube mien Problem ist eher, dass nach aktuellem (eher 
unfortgeschrittenem) Code, die Bauteile als "nicht benutzt" erkannt 
werden und deswegen nicht implementiert werden.

Autor: Duke Scarring (Gast)
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Gilles Backhus schrieb:
> die Bauteile als "nicht benutzt" erkannt
> werden und deswegen nicht implementiert werden.
Das kann gut sein. An dieser Stelle können die Tools gut optimieren.
Alle Logik die zu ungenutzten Ausgängen führt, wird wegoptimiert.

Wenn ich die wahre Designgröße wissen will, lege ich alle (testweise) 
unbenutzten Ausgänge auf ein großes XOR und dessen Ausgang dann auf eine 
LED.

Duke

Autor: J. S. (engineer) Benutzerseite
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Könnte es sein, dass die Inhalte der IP Cores versteckt sind?
Wichtige Frage: Funktioniert denn die Schaltung soweit?

Ansonsten kannst Du die Teilschaltung erhalten, in dem Du "trim 
unconnected signals" deaktivierst, respektive die Signale mit einer 
entsprechenden Attributierung ausdrücklich erhälst.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel




Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder GIF-Format hochladen.
Siehe Bildformate
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken erkennst du die Nutzungsbedingungen an.

webmaster@mikrocontroller.netImpressumNutzungsbedingungenWerbung auf Mikrocontroller.net