Datum:
Moin, mein Code funktioniert nicht:
cnt : unsigned( 7 downto 0); stream : std_logic(31 downto 0); ... stream( cnt*2 downto cnt-1); -- so ähnlich |
Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu funktionieren. Warum nicht, und wie geht's richtig? PS: bin ein bißchen im Stress..
Datum:
stream( to_integer(cnt)*2 downto to_integer(cnt)-1); oder so ähnlich
Datum:
cnt zählt aber bis 255 und dein Stream Vektor geht nur bis 31. Willst Du das?
Datum:
perfekt. Danke
Datum:
Noch 'ne Frage:
cnt : unsigned(7 downto 0); cnt <= 15 - cnt; -- ZONK! |
Datum:
olpo schrieb: > Also, den Index mit 'nem unsigned Signal zu setzen scheint nicht zu > funktionieren. > Warum nicht Weil bei VHDL alle Indices immer integer sein müssen. > und wie geht's richtig? Vektoren erst mal nach integer konvertieren. olpo schrieb: > cnt <= 15 - cnt; -- ZONK! Was ZONK?
Datum:
Lothar Miller schrieb: > Was ZONK? Den bekommt man wenn man bei Jörg Draeger aufs Ganze gegangen ist ;)
