www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Verilog File mit tf Endung


Important announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Verilog File mit tf Endung
Autor: Owen Senmeis (senmeis)
Datum:
Diesen Beitrag bewerten:
▲ lesenswert
▼ nicht lesenswert 
Hi,

in ISE ist eine Dateiendung "tf" (von einer Testbench) zu sehen. Soweit 
ich kenne hat ein Verilog File einer Testbench nur die Endung "v". Warum 
tf?

Gruss
Owen

Beitrag melden Bearbeiten Thread verschieben Thread sperren Thread löschen Markierten Text zitieren Antwort Antwort mit Zitat
E-Mail-Benachrichtigung einschalten | Neu: Seitenaufteilung einschalten

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel



Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder GIF-Format hochladen.
Siehe Bildformate
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken erkennst du die Nutzungsbedingungen an.
webmaster@mikrocontroller.net – Impressum – Nutzungsbedingungen – Werbung auf Mikrocontroller.net