www.mikrocontroller.net

Forum: FPGA, VHDL & Co. FIFOs in serie schalten


Important announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Paul (Gast)
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Hallo,

ich möchte über zwei FIFOs mit jeweils unterschiedlichem Aspektratio am 
Ein- und Ausgang eine 64Bit breites Signal in ein 8Bit breites Signal 
umwandeln, welches ich dann über RS232 auslesen möchte.

Dazu werde ich erst von 64Bit auf 16Bit wandeln und dann auf 8Bit.

Welche Signal muss ich jeweils benutzen um die FIFOs in Serie zu 
schalten damit ich sicher stellen kann, dass das zweite FIFO dann liest 
wenn das erste die Daten am Ausgang bereit stellt? Muss ich 
First-Word-Fall-Through benutzen?

Muss man eigentlich etwas besonderes beachten wenn man den clk an einem 
FIFO abgeschalten hat und dann wieder anschält? Braucht ein FIFO z.B. 
ein paar Takte bis es wieder Daten schreiben bzw. lesen kann?

Vielen Dank für jede Hilfe

Gruß
Paul

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite Flattr this
Datum:

Diesen Beitrag bewerten:
lesenswert
nicht lesenswert
Paul schrieb:
> wenn man den clk ... abgeschalten hat und dann wieder anschält?
1. "abschälen" ist was anderes als "abschalten", soweit klar.
   Was ist aber "anschälen"?
2. "angeschalten" und "abgeschalten" gibt es nur in Österreich.
3. "abschält" gibt es nur im Zusammenhang mit Obst oder
   ähnlichen schälbaren Objekten

Nachdem das geklärt ist, frage ich mich, was du da so unglaublich 
kompliziert machen willst.
> RS232
Das heißt für mich: die Datenübertragung ist so unerträglich langsam, 
dass dazwischen Zeit für alles Mögliche ist. Und damit ein Fifo 
eigentlich nicht nötig...

> Dazu werde ich erst von 64Bit auf 16Bit wandeln und dann auf 8Bit.
Warum?
Ich würde einfach von dem 64-Bit-Wort nacheinander immer 8 Bit 
übertragen. Das klappt mit einem Schieberegister oder Multiplexer 
tadellos.

> Braucht ein FIFO z.B.
> ein paar Takte bis es wieder Daten schreiben bzw. lesen kann?
Ein Fifo an sich ist ein Speicher und zwei Zeiger. Da ist nichts dran, 
was ein paar Takte braucht. Wenn du aber einen IP-Core von irgendwem 
nimmst (Xilinx?), dann musst du die Doku dazu lesen...

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel




Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder GIF-Format hochladen.
Siehe Bildformate
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken erkennst du die Nutzungsbedingungen an.

webmaster@mikrocontroller.netImpressumNutzungsbedingungenWerbung auf Mikrocontroller.net