Forum: FPGA, VHDL & Co. Testbenches


Testbenches
von paul (Gast)

Lesenswert?
• ▲
▼ 
Hallo, ich habe einen 16-bit Prozessor durch „Project Navigator Xilinx“
entwickelt.
Habe folgendes Problem: Ich wollte Testbenches auf der Ebene
[Place& Route]simulieren, aber der zeigt nur die Signale, die sich in
der obersten Ebene befinden. Die anderen sind nicht sichtbar. Jetzt
kommt meine Frage: Der Project Navigator soll das Hierarchie
beibehalten. Wie geht das? Und vielen Dank.

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.