Labornetzteil (Planung Regler)

[ope (Gast)]

Hallo Forum,

jetzt habe ich mich doch anstecken lassen von dem Monsterthread und mir
intensive Gedanken gemacht. Um es vorneweg zu nehmen, es soll für den
Laboralltag tauglich sein und damit (so verstehe ich das)
idiotensicher. Es soll eine Version gefunden werden, welche möglichst
mit Standard BE auskommt.
Weiterhin kommt kein CAN Bus rein und es soll keine 100A o.ä. liefern -
die Leistungsstufe kann jeder selbst dimensionieren und soll nicht
Gegenstand hier sein. Es soll ein uC (AVR) eingesetzt werden, um eine
gewisse Modularität zu erreichen und Bedienerfreundlichkeit zu
realisieren, dabei Funktion und Bedienung getrennt!!! Hier soll es um
die reine Regler Planung gehen, kein API's oder Fkt.Generator Alüren
etc. o.ä.

Bei dem Literaturstudium habe ich mir die ELV NT mal endlich genauer
angesehen: Die haben all die Jahre lang das Prinzip inkl. der
Dimensionierung beibehalten, nur mal als 2,3 oder 10A Version,
Doppel-NT oder uC cotrolled, oder eben als Universalplatine. Im Prinzip
schwimmt die Schaltungsmasse des analog geregelten U/I Regler auf +Vcc,
so wie ich es auch kenne. Sie (ELV) haben sich  recht viel Mühe
gegeben, diesen einfachen Aufbau in unübersichlichen Schematics klar
darzustellen :-)
In der Elektor ist dieses Prinzip imo einmal aufgetaucht mit Power
Mosfet (Prinzip ebenfalls klar unübersichtlich dargestellt), ansonsten
wird das Prinzip der Speisung der Regelelektronik aus der ungeregelten
Spg. angewandt, wie auch im ELKO, was letzlich eine Versorgungspannung
einsparen hilft. Allerdings hat dieses Prinzip den Nachteil einer High
Side Strommessung und der Begrenztheit der max. Versorgungsspannung.
Letzlich müssen bei letzteren Prinzip schaltungstechnische Tricks
(Spg.verdopplung für -Vcc) angewendet werden, um die Ausgangsspannung
auch wieder auf 0V zu bekommen (ELKO).

Das Prinzip der schwimmenden Masse hat imo auch noch den Vorteil, das
der CMRR bei kleinen Ue am OV besser sein soll (Einige Lit.stellen
scheinen sich da nicht so recht einig zu sein?). Weiterhin schätze ich,
das ersteres Prinzip robuster gegegnüber Störungen von Netz- und
Verbraucherseiter her ist hinsichtlich Überspanng. und Zerstörung (da
es ja schwimmt). Damit würde das gefährdetste Bauteil der
Leistungstransi sein. Aus diesem Grunde vavorisiere ich das ELV Prinzip
mit der analogen Regelung.

Bleiben aber 'ne Menge Fragen über:

1) Trafo und Verfügbarkeit:
Die Verfügbarkeit von 2x ...V/... VA scheint recht gut zu sein, so dass
sich ein Dual NT anbietet. Da der OV Regler zB +/-5V benötigt, es idR.
2x12V oder 2x15V zB. Printrafos gibt, bietet sich entweder ein
Spg.Inverter ala Max660, ein 2x Einweg Gleichrichter (2 Dioden
antiparalell mit gr. Stützkond.) und mächtiger Brummspg. oder ein OPV
mit 2 Leistungstransis mit virtueller Masse an. Somit gäbe es ggf. 2
Trafos für 2 Ausgangsspannungen (Leistung und Elektronik).
Am besten gefällt mir die Lösung mit der virtuellen Masse, habe sie
jedoch nicht bisher näher untersucht. Auch muss der uC mit 5V
(getrennt) versorgt werden (Massen getrennt, klaro). Hat jemand
konkrete Erfahrungen/Hinweise? z.B. würden bei einem Trafo 12V bei
Ccc=+/-5V LD Spg.regler benötigt werden - oder man nimmt eine Reference
hinzu und läßt die Arbeit dem OPV mit Transis machen (Uce jeweils ca. 1V
- da ist nicht mehr viel Platz zum ausregeln bei 12V*sqrt(2)). Wie
gesagt, dieser Teil ist noch nicht so recht ausgegoren, da Erfahrungen
fehlen.

Was mir aber gefällt ist die Spg.verdopplung für den Leistungsteil, per
Relais zuschaltbar. Das kann der uC ja übernehmen. Aber warum wird der
ca. 5-fache Nennstrom für den Trafo angegeben??

Beim Studium der ELV, wo ein Schaltregler mit nachfolgender analoger
U/I Regelung realisiert wurde, fällt auf, das dieses schlechtere Regler
Werte als ein rein linearer Regler hat!

2) Leistungsbegrenzung, Part I:
U/I-Regler ist klar. Mit einem max633 (Reichelt ca. 10 Euro) kann man
auch die P=U*I bestimmen und per Komperator der Endstufe den Saft
abdrehen oder die Leistung begrenzen. Das Abschalten kann man mit dem
vorhandenen uC machen, allerdings gibt es da eine Verzögerung um x.
Das Abschalten ist aber nur eine Seite, die andere ist die kont.
Begrenzung - diese läßt sich mit max833 und Komperator äquivalent der
U/I Regelung einfach realisieren. Und per uC? mmhh. Evtl. P=I*I im uC
berechnen und per DAC (muss ja schon existieren) auf einen Komp.
(eigentlich wohl mehr einen Bandbreite begrenzten Integrator) geben,
der die Leistung begrenzt; oder per PWM und TP. Für mich klingt die uC
Lösung etwas wie trial&error hinsichtlich der Koeffs. im uC-Code -
persönlich checke ich lieber mit Kond. das praktische Regelverhalten
durch.
Die Frage ist letzlich auch, inwiefern sind aktive BE empfindlich
gegenüber kurzeitiger Überlastung?

3) Leistungsbegrenzung, Part II
Eine andere Art ist i2t Begrenzung, um auch mit kurzen Stromspitzen der
Last nicht in die Begrenzung zu gehen.
Es gab hier mal einen Thread, wo jemand per PWM eine Glühbirne
(irgendwann 2k4) ansteuerte. Imo war der Kaltwiderstand der Birne so
groß, dass die Begrenzung ansprach und dem (mit angeschlossen) AVR den
Saft wegdrehte wodurch es nicht klappte. Imo kann man dies mit i2t
Begrenzung verhindern.
Wenn man einen max633 hätte, bräuchte man einen Integrator, tja und
was? Da verließen sie ihn, denn imo müßte auch wieder abintegriert
werden. i2t kenne ich aus der Antriebstechnik, bin aber nur in der
Elektor auf 2 konkrete Realisierungen gestoßen. Eine mit Strom-PWM
Wandler (mit Sonder IC) und Monoflop und eine mit max633 und besagten
Integrator (1997), wobei ich letzteren Artikel noch nicht voll
nachvollzogen habe.
Irgendwelche praktischen Hinweise?

3) Vernetzte uC:
Offenbar ein heiss diskutiertes Thema hier. Aus einigen Threads hier
kamen imo zwei sinnvolle Alternativen raus: TWI/i2C und UART.
Die galv. Trennung des i2c scheint nicht ganz so trivial zu sein, wenn
man 100/400 kHz ohne Glitches erreichen möchte.
Zwei Lösung sahen wieder Spezial Chips (P82B96 und HCPL-060 für ca. ???
bzw. 6 Euro) oder mit HCPL2300 und HighSpeed Comperators LT1719 vor
(http://a330.g.akamai.net/7/330/2540/20040614200413/www.edn.com/contents/images/62404di.pdf,

http://embeddeddsp.embedded.com/showArticle.jhtml?articleID=49901764).
Nun ja, wie schnell muss schnell sein, evtl. geht es ja wirklich
langsamer mit 1N137. SPI per i2c scheint ja zu gehen - die Alternative
wäre ein Mega68 mit 2 Uarts und Mega8 als Slaves.
Der Hintergrund ist neben der Kommunikation ja auch der Bootloader -
fertige Lösungen bevorzugt. Interessant finde ich die Möglichkeit bei
i2c (bei Slaves < 256) mit den 9. Bit einen Broadcast abzuschicken...

4) Master and Servant
Der Master beschäftigt den User :-) also LCD und Tasten und verteilt
die Werte an die Slaves. Der Master kann auch die Temp. Überwachung,
Lüfterregelung etc. durchführen, soviel Zeit sollte er haben. Aber
welche allgemeinen kritischen Kommunikationsfälle können auftreten?
Mir fällt da spontan ein:
- Temp.überwachung (nicht zeitkritisch, per Call an Slaves verteilt)
- Solländerung (dito)
Weiterer Hintergund: welche zeitkritischen Vorgänge können auftreten,
wo z.B. ein Slave direkt dem anderen am Leistungsteil (per Optokoppler
getrennt) den Saft abgraben muss? z.B. Parallel/Reihenschaltung der
Slaves hinsichtlich Load Balancing oder Begrenzung oder Abschaltung!
Immerhin gibt es dafpr spezielle Schaltkreise!

5) Sicherheit für NT und Schaltung:
Neben den üblichen Dioden über Leistungstransistor und Ausgang, einen
kleinen Ausgangskond (<10..47uF) fällt mir nur noch eine Crow Bar
(z-Diode und Thyristor) ein, welche jedoch nur für fixe Spannungen
funktioniert. Gibt's sonst noch was? Das Thema HF Sicherheit viel hier
mal, immerhin werden Digitalschaltungen irgendwann 'mal wieder analog
:-)

6) Sonder BE
Bäh, teuer und schwer zu beschaffen i.A. Wenn ich mir aber den HW/SW
Aufwand für die ADA/DAC ansehe, wäre wohl ein xx Bit i2c tauglicher mit
S&H recht angebracht (oder eben n-fach DAC/ADC), so dass ich diesem
recht aufgeschlossen bin (auch aus Zeitgründen, sicher gibt's für dual
slope fertige Sourcen, ich weiss - aber wenn man dann Fehler sucht, kann
man es gleich selbst schreiben). Bleibt u.a. die Frage, wieviel Bit sind
"gut" - gibt es Pinkompatible i2c DAC/ADC für jeweils 12/14&16 Bit?
Bei 14 Bit (was mir persönlich vorschwebt) sind Multichannel sehr rar,
wodurch S&H und Multiplexer zur Pflicht wird (noch mehr Fehlerquellen
und Kosten).

Da die Teile idealerweise per i2c angesprochen werden - wie schaut es
mit SPI und Bootoader support bei dieser Topologie aus???

Ich bin mir sicher, dass ich die Hälfte meiner Gedanken hier vergessen
habe, aber jetzt seid Ihr drann :-)

Viele Grüße
Olaf

[ope (Gast)]

hi,

hat das Interesse schon aufgehört?