Eigene CPU: Architektur?

von Christoph B. (chr_b)

23.07.2013 01:55

Angehängte Dateien:

Lesenswert?

•

edit: hust hust Mir ist gerade noch aufgefallen, dass sich bei den
letzten beiden Dateien ein kleiner Fehler eingeschlichen hat. Das kommt
davon, wenn man lustig Tabellenzeilen hin- und herschiebt... ;-) Wer ihn
findet, darf ihn gerne behalten.

-------------------------------

Hallo miteinander,

ich habe schon seit längerer Zeit ein Projekt vor Augen und habe mich
endlich mal damit befassen können.
Und zwar geht es darum, dass ich mir gerne eine kleine CPU entwerfen und
diese dann auch hardwaremäßig (mit Logikbausteinen) unsetzen würde.

Vorweg schon einmal: Ich bein KEIN Profi und beschäftige mich mit
Hardware, Mikrocontrollern, (Digital-)elektronik "nur" als Hobby neben
dem trockenem Informatikstudium...
Habt deswegen bitte ein wenig Nachsicht mit mir. Das Ganze soll
natürlich auch einen gewissen Lerneffekt haben, aber an erster Stelle
Spaß machen.

Aber was will ich denn überhaupt hier?
Ich habe mir mal ein paar Gedanken zu einer möglichen Architektur und
passenden Komponenten gemacht. Das habe ich mal aufs "Papier" gebracht
und angefügt.
Vielleicht kann mir jemand von euch sagen, ob das schon mal ganz
sinnvoll aussieht, oder ob ich mich da verrannt habe und das so nichts
wird?

Das Ganze soll eine 8-Bit CPU werden mit eben 8-Bit breiten Daten- und
Adressbussen. Ich habe ein Akkumulatorregister, welches immer auf den
ersten Eingang der ALU geht und ein Cache-Register als Zwischspeicher.
AC, AZ und AN sind Flags für Überlauf, Null (Zero) und Indikator, ob im
Akkumulator eine negative Zahl steht.
Desweiteren habe ich mir überlegt, dass die Clock den "State counter"
treibt, der bei jeder Flanke den nächsten Ausgang schaltet, was zur
Folge hat, dass eine der unten rechts im der Zeichnung aufgeführten
Befehle abgearbeitet wird.
Also (jew. 1 Takt):
- Befehl aus Adresse im "CMD_ADDR COUNTER" aus dem RAM holen und an das
Register DATA_COMMAND legen
- Register DATA_COMMAND setzen
- Datenwort aus dem RAM holen und an das Register DATA_WORD legen
- Register DATA_WORD setzen
- CMD_ADDR um 1 erhöhen
- Befehl und Daten an den Command decoder geben, dieser schaltet alles
nötige, bzw. führt den Befehl aus und legt die neuen Daten an die
restlichen Register an
- Die restlichen Register (ACCU, CACHE), die Flags, evtl. R/W am I/O Bus
oder /CE am Display werden gesetzt

Das ist natürlich nicht sonderlich performant oder optimiert, aber recht
simpel wie ich finde. Oder gäbe es da irgendwelche (technischen)
Einwände? Ist das evtl. sogar eine total doofe Idee?
Habe ich ansonsten noch irgendetwas wichtiges vergessen oder gibt es
eurer Meinung nach sonstige Fehler in meinen Überlegungen oder sonstige
grobe Schnitzer?

Habe mir auch schon mal basierend auf meiner Architektur einen
Befehlssatz herausgearbeitet und aufgeschrieben (Anhang). Ist das gut
so? Habe ich auch hier evtl. irgendetwas vergessen/übersehen/nicht
bedacht/etc.?

Hatte mir auch schon einige Logikbausteine rausgesucht (74HCxx Reihe)
und auch schon kommen lassen, um damit mal ein wenig zu basteln und zu
schauen, was wie geht.
Hätte zur Hardware vor allen Dingen mal ein paar (ganz doofe) Fragen:
- Für die Register kann ich doch einfach D-FlipFlops (wie 74HC377)
nehmen und diese dann einfach bei L->H Taktflanke der Clock setzen wenn
im Takt davor die Zuleitungen gesetzt wurden, oder?
Weil das Lesen aus dem RAM und die Berechnungen der ALU usw. dauern ja
einen Moment, sodass ich nicht gleichzeitig das Register setzen kann.
Auf dem Steckbrett funktioniert das mit einem D-FF soweit...
- Ich bräuchte natürlich auch einige Multiplexer, habe aber nur den
74HC157 gefunden, das ist ein 4 x 2:1 MUX. Bräuchte für ein Wort dann
aber immer schon 2. Gibt es evtl. das Ganze in 8Bit? Also quasi 8 x 2:1
MUX?
- Als RAM-Baustein hatte ich mir diesen rausgesucht:
http://www.reichelt.de/Drams-Srams/6264-70/3/index.html?;ACTION=3;LA=5;ARTICLE=2676;GROUPID=2954;artnr=6264-70
Dürfte doch gehen, oder? Von der Ansteuerung sieht das ja ganz einfach
aus und die 8K bekomme ich ja nie im Leben voll.
Also könnte ich von den Adressbits 8 für meine Adressbreite abzweigen
und den Rest dann für die Unterscheidung von Befehlsspeicher,
Datenspeicher, vielleicht ja sogar auch noch internen RAM...?!
- Dann macht mir eine kleine Sache noch Sorgen: Wenn ich das mit dem
State counter so mache, lese ich im einen Takt aus meinem RAM und setzte
im nächsten das Register.
D.h. den Ausgang für das R/W für den RAM muss ich da verODERn mit dem
Ausgang für das Register-Setzen. Als State counter habe ich hier einen
74HC4017.
Bin allerdings aus dem Datenblatt nicht schlau geworden. Wenn der Output
wechselt, habe ich dann eine kurze Zeit, in der an keinem Output was
anliegt? Es sieht irgendwie so aus, als ob das gleichzeitig passiert,
das kann ich mir aber irgendwie nicht vorstellen.
Denn sobald an einem der Outputs nichts mehr anliegt, verliere ich das
Signal R/W für das RAM und ich müsste dann im nächsten Takt nochmal
auslesen, was dann aber Zeit kostet und das Register aber schon gesetzt
wird. Oder wie lange kann maximal das R/W am RAM weg?
Versteht jemand, was ich meine? :-)

Ansonsten hoffe ich mal, dass ich einigermaßen klarmachen konnte, wie
ich mir das vorgestellt habe und dass nicht schon einige vor Lachen auf
dem Boden liegen. Wie gesagt: Ich lese viel und habe mein "Wissen" auch
nur daher.
Bitte seid nicht böse, wenn ich an der ein oder anderen Stelle mal nicht
so weiter weiß oder einfach mal auf dem Schlauch stehe. Ich lern' ja
noch... ;-)

Es würde mich sehr freuen, wenn vllt. jemand auf meine Fragen eingehen
könnte, bzw. mir auch sagen könnte, ob das Vorhaben machbar ist (dass
das kein Wochenendprojekt ist, ist mir ja auch klar), oder ob ich mich
da total übernommen habe und mir das Ganze dann doch zu einfach
vorstelle.
Ich würde das Projekt wirklich gerne umsetzen.

Besten Gruß,
Christoph

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat

Forum: Mikrocontroller und Digitale Elektronik Eigene CPU: Architektur?