Forum: FPGA, VHDL & Co. Abschätzung der Verfügbarkeitsdauer von FPGAs


von fpga (Gast)


Lesenswert?

Hallo zusammen,

ch nutze einen Spartan6 FPGA. Wie lange wird diese Familie wohl noch 
lieferbar sein? Ich bin zwar nicht in der Entwicklung von 
Serienprodukten involviert, aber meine Aufbauten sollten durchaus 10 
Jahre Bestand haben.

Was meint ihr wie lange es den Spartan6 noch zu kaufen geben wird? Wie 
ist die Entwicklungsfrequenz auf dem FPGA-Markt ganz allgemein 
einzuschätzen? Ich habe das subjektive Gefühl, dass es bei 
Mikrocontrollern nicht ganz so schnellebig zugeht (man denke nur an das 
Urgestein "Atmega").

Gruß

von Christian R. (supachris)


Lesenswert?

Ruf mal den Silica FAE an, aber mir hat der gerade beim stark verbuggten 
S6 klar gesagt, dass er nicht damit rechnet, dass der lange produziert 
wird.

von fpga (Gast)


Lesenswert?

der s6 ist stark verbuggt?

von Christian R. (supachris)


Lesenswert?

Naja, der BRAM hat schon einen üblen Bug: 
http://www.xilinx.com/support/answers/39999.html
Das Clocking ist sehr beschränkt und bei der Config gibts auch einige 
Ungereimtheiten, z.B. geht AES und MultiBoot/Fallback nicht zusammen.
Schau dir mal die Errata an: 
http://www.xilinx.com/support/documentation/errata/en148.pdf

"This issue will not be fixed" gibt mir zu denken.

von FPGA-Ingenieur (Gast)


Lesenswert?

Ja, er ist stark von Fehlern belastet. Einerseits gibt es ein BRAM-Init 
und auch eine BRAM-Transparenzproblem. Letzteres wurde von mir an Xilinx 
berichtet. Zudem scheinen die PLLs ab und zu nicht anzulaufen.

Kann man alles mehr oder weniger umgehen, muss gfs mit Einschränkungen 
leben, manchmal auch nicht und in wenigen Fällen scheidet der Chip als 
Baustein aus, obwohl er theoretisch passt.

In aller Regel verursachen die bugs aber nur mehr Arbeits- und 
Einarbeitstungszeit.

Das grösste Problem beim S6 ist, dass er als eierlegende Wollmilchsau 
definiert ist. Aufgund der vielen überlagerten Funktionen und eines 
ungeschickten Clockings, schliessen sich viele Funktionen gegenseitig 
aus.

Dies betrifft z.B. die Summe der 16er und 8er RAMs + DSP-Elemente. Auch 
die Takte sind halb über Banken verteilt und so läuft der Chip sehr 
schnell an irgendeine Grenze.

Praktisch kann man entweder Eier legen, oder Wolle bekommen oder das 
Fleisch der Sau nutzen. Viele schlachten daher ihren FPGA nachdem sie 
etwas Wolle produziert haben, d.h. sie schmeissen ihn aus den Designs.

Ich habe in meinen Designs noch 3 Stück in denen S6 vorkommt von ehemals 
6 ausformulierten und 11 angedachten. In einem Fall bin ich auf S3 
zurückgegangen, 2 wurden durch Altera ersetzt und in einem Fall spule 
ich auf Artix vor.

Meinen Kunden haben von mir eine mail, in denen ich ihnen ausdrücklich 
emfpfehle, keinen S6 mehr einzusetzen und für die Designs die mit S6 
laufen, genug Chips zu kaufen und aufs Lager zu legen. 2 Meiner Kunden 
haben aber ohne hin 20 Jahre Nachkaufgarantie bei Xilinx bzw ihrem 
Distri. Die haben ein Kontingent, das sie beliebig abrufen können. Kann 
also sein, dass es auch bei einer Einstellung der Produktion, wenn dann 
schlagartig alles leer ist und es nichts mehr gibt, weil viele sich dann 
versorgen, nach einer Weile, weil die Kunden nicht von dem Nachkauf 
Gebrauch machen und die Distris, die sich das ja auch Lager legen 
müssen, dann peut a peut noch was rausrücken.

Ich würde mir keine zu grossen Sorgen machen. Den S6 wird es noch in 10 
Jahren zu kaufen geben. Aber nur in kleinen Stückzahlen.

Wenn du unbedingt mit dem arbeiten musst, weil er der Billigste chip 
ist, was ja in einigen Fällen so ist, dann ordere gleich 110% von Deiner 
Produktionsmenge. Dein Bestücker wird das locker machen, da die 10%, die 
er mehr hat und aufs Lager legen muss, nach 2020 sehr gut zu verkaufen 
sein werden.

Ich empfehle aber, bei Leistungs-Apps auf den Artix zu gehen. Der ist 
nur noch 40% teuer, Tendenz fallend.

von Christian R. (supachris)


Lesenswert?

Dem ist kaum was hinzuzufügen. Ich hatte mich so auf den S6 als 
Nachfolger zum S3 gefreut, der die Lücke zum Virtex schließen könnte. 
Aber es macht keinen Spaß und frustriert einfach nur. Theretisch alles 
schön, aber wie das halt bei eierlegenden Wollmilchschweinen so 
ist...nix geht richtig. Jetzt arbeite ich mit dem Artix, das macht 
wenigstens Spaß (bis auf den GTP Reset...grrr, aber irgendwas ist ja 
immer...).

von FPGA-Ingenieur (Gast)


Lesenswert?

Sag mir jetzt nichts von GTP-Problemen beim Artix! (???)

von Grendel (Gast)


Lesenswert?

Ganz ruhig, die funktionieren ;-)

Steht ja soweit ich das sehe sogar als "normal" in der Doku drin.
It's not a bug, it's a feature!

Gibts eigentlich irgendein aktuelles Errata Dokument für die 
Produktionsversion des Artix?
Hab nur was für die Samples gefunden.
Sofern Xilinx jetzt nicht alle Bugs als Features in die Doku aufgenommen 
hat, scheint der ansonsten ja Fehlerfrei zu sein ;-)

von Christian R. (supachris)


Lesenswert?

FPGA-Ingenieur schrieb im Beitrag #3417376:
> Sag mir jetzt nichts von GTP-Problemen beim Artix! (???)

Neenee, die funktionieren an sich schon. Nur der GTP am Artix 7 braucht 
eine spzielle Behandlung beim Reset/Init 
(http://www.xilinx.com/support/answers/53561.html), aber der CoreGen 
liefert mittlerweile da einen Beispielcode mit. Ich hab bei mir momentan 
noch ein Simulationsproblem mit dem GTP, irgendwie klappt das Alignment 
auf der RX Seite nicht korrekt. In der Realität gehts aber nicht in der 
Simu. Bei Gelegenheit muss ich da nochmal genauer suchen. Hatte auch im 
Xilinx Forum gepostet, aber bisher konnte mir keiner helfen.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

fpga schrieb:
> Ich bin zwar nicht in der Entwicklung von Serienprodukten involviert,
> aber meine Aufbauten sollten durchaus 10 Jahre Bestand haben.
Du bekommst jetzt noch problemlos Spartan2 FPGAs. Und nur einzelne 
Spartan(XL) FPGAs sind abgekündigt. Aber Achtung: "nicht abgekündigt" 
und "verfügbar" sind 2 unterschiedliche Begriffe: es ist kein einziges 
Spartan FPGA lagernd: 
http://www.digikey.de/product-search/de?FV=ffec2dd8. Und zudem solltest 
du dir vor dem Eindesignen einer Gehäusebauform so eine aussuchen, die 
in der FPGA-Größe evtl. Ausweichmöglichkeiten zulässt...

> Wie ist die Entwicklungsfrequenz auf dem FPGA-Markt ganz allgemein
> einzuschätzen?
Es dauert geraume Zeit, bis eine Architektur eingeführt ist, und die ist 
dann recht lange verfügbar (wenn sie sich am Markt durchsetzen konnte).

> Ich habe das subjektive Gefühl, dass es bei Mikrocontrollern nicht
> ganz so schnellebig zugeht (man denke nur an das Urgestein "Atmega").
Du darfst da nicht einen unter 10000 heraussuchen und sagen: uCs gibts 
ewig und 3 Tage. Und zudem wurde der Atmega auch schon ein paar mal 
grundlegend überarbeitet, also nichts mit "altes Design ungesehen 
weiterverwenden"...

von fpga (Gast)


Lesenswert?

an alle:

vielen Dank für die vielen Rückmeldungen. Das der S6 so verbuggt ist, 
macht mich jetzt schon etwas nachdenklich, aber ich denke mal die 
genannten Punkte sind kein Hinderungsgrund. Falls der S6 
zwischenzeitlich mal abgekündigt wird oder voraussichtlich nicht mehr 
lieferbar sein wird, werde ich mir einfach ein paar auf Lager legen. 
Mehr als 20 - 30 Stück werde ich wohl nicht verbauen.

von Michael W. (Gast)


Lesenswert?

fpga schrieb:
> Mehr als 20 - 30 Stück werde ich wohl nicht verbauen.
Du hast ja wirklich Sorgen. Wegen 20 FPGAs zum Stückpreis von 50 
Euronen. Da sind ja die Planungskostens fürs Projekt schon höher, von 
der Entwicklung gar nicht zu reden.

Wie sieht es denn z.B. mit der generellen Lieferbarkeit bei Altera aus? 
Cyclone IV ist ja momentan gut im Markt, Cyclone V holt auf. Wie lange 
gibt es die denn so typischerweise?

von Fpgakuechle K. (Gast)


Lesenswert?

fpga schrieb:
> an alle:
>
> vielen Dank für die vielen Rückmeldungen. Das der S6 so verbuggt ist,
> macht mich jetzt schon etwas nachdenklich, aber ich denke mal die
> genannten Punkte sind kein Hinderungsgrund.

Also m.e verdient nur der virtex-4 das label "verbugt". nach dem release 
wurde kaüitelweise das datenblatt angepast, resp. Features wie der 
sysmon gestrichen. Probleme mit BRAM's hat auch der S3, derS6 bringt mit 
den einstellbaren IO-delay, den pcie-core in den t-typen und den 
memorycontroller
signifikante  verbesserunegen gegenüber den s3 mit dieman nicht missen 
will.

abkündigungen laufen bei xilinx nicht anders als anderswo.
erst not recommended for new designs, dann last buy. Un wenn ein
großer kunde wie automotive es länger haben will, findet sich auch ein 
Weg.
typische langläufer sind IMHO fpga aus dem Industrial temperaturbereich, 
dann lohnt sich vielleicht auch ein blick auf die 
package-migrationspfade. ist deiner nicht mehr lieferbar, dann 
vielleicht der nächst grössere.

Obzsolosenzbeseitigung ist ein Thema für sich. Meines Erachtens sollte 
man das schon ins produkt mit ein planen, also lagerhaltung oder 
Nachfolger abwärtskompatibel planen. Und bei lagerhaltung vielleicht 
gleich ganze Platine einmotten, statt einzelne IC. ist halt wie mit 
alten autos, kaum hat man die lichtmaschine ersetzt, brennt der anlasser 
durch ...

MfG,

von Lattice User (Gast)


Lesenswert?

Fpga Kuechle schrieb:
> dann lohnt sich vielleicht auch ein blick auf die
> package-migrationspfade. ist deiner nicht mehr lieferbar, dann
> vielleicht der nächst grössere.
>

Das sollte man allerdings bereits in der Designphase tun, bei der 
Pinzuordnung kann es sonst Überraschungen geben.

von Michael W. (Gast)


Lesenswert?

Fpga Kuechle schrieb:
> Und bei lagerhaltung vielleicht
> gleich ganze Platine einmotten,

Gut gedacht, aber wer kann sich DAS leisten?

von Vanilla (Gast)


Lesenswert?

Markus W. schrieb:
> Fpga Kuechle schrieb:
>> Und bei lagerhaltung vielleicht
>> gleich ganze Platine einmotten,
>
> Gut gedacht, aber wer kann sich DAS leisten?

Machen viele Kunden von mir.
Zumeist beginnen EOLs ja erst einige Jahre nachdem die ersten Systeme 
einige Zeit auf dem Markt sind. Zu dem Zeitpukt kann man den 
Gesamtbedarf dann schon etwas einschätzen und ggfs. auch mit seinen 
Abnehmern/Kunden Rücksprache halten was an Bedarf noch zu erwarten ist.

Dann ist der nächste Schritt zu prüfen ob es günstiger ist, sich noch 
Bauteile auf Lager zu legen und ggfs. noch mehrfache Produktionsläufe zu 
starten oder eben alles auf einmal durch die Fertigung zu jagen.

Neben dem reinen Material- und Fertigungspreis spielt dann manchmal auch 
eine Rolle, ob ggfs. aufgrund von PCNs (z.B. Rams in neuer Strukturgröße 
o.ä.) Probleme im Hinblick auf EMV, ggfs. Redesignbedarf erwartet werden 
könnte.

Dann schlägt der Zeiger nicht selten in Richtung aktuellen Stand auf 
Halde produzieren...

von Fpgakuechle K. (Gast)


Lesenswert?

Vanilla schrieb:
> Markus W. schrieb:
>> Fpga Kuechle schrieb:
>>> Und bei lagerhaltung vielleicht
>>> gleich ganze Platine einmotten,
>>
>> Gut gedacht, aber wer kann sich DAS leisten?
>
> Machen viele Kunden von mir.
> Zumeist beginnen EOLs ja erst einige Jahre nachdem die ersten Systeme
> einige Zeit auf dem Markt sind. Zu dem Zeitpukt kann man den
> Gesamtbedarf dann schon etwas einschätzen und ggfs. auch mit seinen
> Abnehmern/Kunden Rücksprache halten was an Bedarf noch zu erwarten ist.
>
> Dann ist der nächste Schritt zu prüfen ob es günstiger ist, sich noch
> Bauteile auf Lager zu legen und ggfs. noch mehrfache Produktionsläufe zu
> starten oder eben alles auf einmal durch die Fertigung zu jagen.
>
> Neben dem reinen Material- und Fertigungspreis spielt dann manchmal auch
> eine Rolle, ob ggfs. aufgrund von PCNs (z.B. Rams in neuer Strukturgröße
> o.ä.) Probleme im Hinblick auf EMV, ggfs. Redesignbedarf erwartet werden
> könnte.
>
> Dann schlägt der Zeiger nicht selten in Richtung aktuellen Stand auf
> Halde produzieren...

Sehe ich ähnlich. Das einzige Argument gegen die lagerhaltung ganzer 
Baugruppen, gegenüber lager haltung einzelner IC in der Last Call for 
Orders Phase gründet sich auf "gebundenes Kapital". In Großkonzernen 
gilt es als Kostenfaktor zugelieferte Teile nicht sofort zu verarbeiten 
und erst nach Monaten zu versilbern. So richtig in Dollar und Cent 
konnte mir das keine beziffern, sieht halt nicht gut in der Bilanz auf. 
Anders
mag es bei Krauterbuden sein, bei denen das Eigenkapital gerade mal für 
einen Monat reicht. Aber da kann man auch durchrechnen was es kostet 
eine Produktion von 600 Baugruppen auf einmal zu finanzieren in 
Vergleich zu
12*50 Baugruppen.


Aus eigener Erfahrung weiss ich, das Wiederstart einer Serie mit Extra 
aufwänden verbunden ist: Rüstkosten, Testplatz aus lager holen+aufbauen, 
testingenieur schulen, aus der ersten Exemplaren die Fehlbestückten 
feeder rausangeln, .. . Böse wenn man dann feststellt das noch ein paar 
teile mehr nicht lieferbar sind und man Ersatz suchen muß - ganz böse 
wenn der Vertrieb dem Kunden die baugruppen schon verkauft hat. Besser 
so planen, das man solange liefern kann, bist der Nachfolger 
durchkonstruiert ist.

Verkauft man die Produkte nicht alle, kann man sie immer noch als 
Laborexemplare für die Weiterentwicklung nutzen. Oder zur Eigenwerbung 
und Fachkraft-Ausbildung Uni's o.ä. überlassen.

MfG;

von Michael W. (Gast)


Lesenswert?

Fpga Kuechle schrieb:
> Verkauft man die Produkte nicht alle, kann man sie immer noch als
> Laborexemplare für die Weiterentwicklung nutzen. Oder zur Eigenwerbung
> und Fachkraft-Ausbildung Uni's o.ä. überlassen.
da gebe ich Dir absolut Recht, aber erzähle das mal einem 
Kostenoptimierer, der in seinem Projekt kein Geld ausgeben will, dass 
letztlich der Entwicklung und damit einem anderen Projekt zugute kommen 
wird.

von Christoph db1uq K. (christoph_kessler)


Lesenswert?

Wir hatten 1998 angefangen die 5V-CPLDs von Philips (Coolrunner XPLA-1) 
einzusetzen, die erst etwa 1997 erschienen waren. Um 1999/2000 wurde 
alles von Philips an Xilinx verkauft und dort 2001 eingestampft.
Die letzte Softwareversion Webpack 3.3, die diese Typen noch unterstützt 
ist ebenfalls von 2001. Immerhin kann man die heute noch bei Xilinx 
herunterladen, wenn man eine Weile auf der Webseite sucht. Heutige 
Universal-Programmiergeräte kennen sie ebenfals nicht mehr, obwohl sie 
schon eine JTAG-artige Schnittstelle hatten.
Wir hatten halt Pech, andere Teile von Xilinx werden sicher länger 
gefertigt.

: Bearbeitet durch User
von Michael W. (Gast)


Lesenswert?

>Coolrunner
Tja das waren dann halt wörtlich "Kaltläufer" :-)

Wusste ich gar nicht, dass die mal von Phillips waren. Basieren die 
heutigen Coolrunner auf diesen CPLDs?

von Grendel (Gast)


Lesenswert?

Markus Wagner schrieb:
> die heutigen Coolrunner


"heutigen"  ;-)
Die sind doch fast aus der gleichen Zeit (um 2000 rum?) wie die von 
Philips also vermute ich mal das da einiges übernommen wurde...
Wurden die in der Zeit danach eigentlich irgendwann mal verändert (Die 
Shrink oder so)?

von Christian R. (supachris)


Lesenswert?

Erst heute war der Xilinx FAE da und hat mal inoffiziell ein paar 
Jahreszahlen genannt:

- Spartan 6 bis 2023 (wird sicher lustig, dann ISE 14.7 noch irgendwo 
zum laufen zu kriegen, S6 Support in VIVADO ist vom Tisch)

- 7er Serie bis 2025

- 90nm Chips (Virtex 4, Spartan 3e usw.) bis 2016

von Falk B. (falk)


Lesenswert?

@ Christian R. (supachris)

>- 90nm Chips (Virtex 4, Spartan 3e usw.) bis 2016

Huch, das ist ja nicht mehr lange hin!

von Christian R. (supachris)


Lesenswert?

Eben. Spartan 3A (extended) geht aber noch länger, ich glaub da stand 
was von 2020+ drauf. 3e und V4 stand LTB 2018 und Abkündigung 2016, aber 
die Tabelle war 2 Jahre alt und er sagte, dass das wohl verkürzt wird. 
Dafür wurde der Spartan 6 erst letztens um 2 Jahre verlängert.
Garantie dafür gibts aber nicht. Man kann aber über den FAE bei Xilinx 
für spezielle Bausteine anfragen lassen, dann hat man´s verbindlich.

von hk_book (Gast)


Lesenswert?

Christoph Kessler (db1uq) schrieb:
> Wir hatten 1998 angefangen die 5V-CPLDs von Philips (Coolrunner XPLA-1)
> einzusetzen, die erst etwa 1997 erschienen waren. Um 1999/2000 wurde
> alles von Philips an Xilinx verkauft und dort 2001 eingestampft.

Genau so ging es mir auch: ich war damals auf einer Schulung von 
Philips, auf der vom Produktmanagement eine mehrere Jahre in die Zukunft 
reichende Roadmap für künftige Produkte auf Coolrunner-Basis vorgestellt 
wurde und das zu einem Zeitpunkt, wo der Verkauf an Xilinx schon 
beschlossene Sache war.

Auf Nachfrage hieß es dann, Xilinx würde das alles fortführen, aber nach 
ca. einem Jahr kam dann die EOL-Meldung von Xilinx für die 
Philips-kompatiblen Typen; Xilinx war halt nur an der Technologie der 
Coolrunner interessiert.

von Grendel (Gast)


Lesenswert?

> - 7er Serie bis 2025

LTB oder Abkündigung?
Nur 2 Jahre länger als S6 wundert mich.
Zumal die 7er ja über ca. 3 Jahre verstreut nach und nach auf den Markt 
gekommen sind ...


> (wird sicher lustig, dann ISE 14.7 noch irgendwo zum laufen zu kriegen,

In einer Linux VM geht das bestimmt.

von Christian R. (supachris)


Lesenswert?

Alles Zahlen waren LTB. Abkündigung jeweils 2 Jahre vorher. Spartan 3e 
und Virtex 4 stehen ja jetzt offenbar schon auf "Not recommended for new 
designs".

Der hat das mit dem S6 erklärt. Der ist so ein Kassenschlager, dass der 
nochmals verlängert wurde. Revisions wirds aber keine mehr geben, der 
BRAM Bug bleibt also drin.

VIVADO Unterstützung für den S6 war mal angedacht, wurde aber dann 
verworfen. ISE 14.7 kriegt man dann sicher auch in einer VM mit Win 7 
noch ans laufen.

von Michael W. (Gast)


Lesenswert?

Wo seht ihr denn hier das Problem mit einer nicht mehr laufenden ISE?

von User (Gast)


Lesenswert?

Jo, man kann veraltete Rechnerarchitekturen doch in FPGAs packen ;)

von J. S. (engineer) Benutzerseite


Lesenswert?

Markus W. schrieb:
> Wo seht ihr denn hier das Problem mit einer nicht mehr laufenden ISE?
Wenn z.B. ISE mit einer zukünftigen Version von Windows nicht mehr 
laufen sollte. Das ist aber ein eher theoretisches Problem, weil der 
Grossteil  der industriell genutzten Rechner so schnell sicher nicht von 
Win7 weggehen wird und ...

Christian R. schrieb:
> ISE 14.7 kriegt man dann sicher auch in einer VM mit Win 7
> noch ans laufen.
... ISE unter Win7 bestens läuft, im Gegensatz zu z.B. Vista. (Wie es 
mit Windows 8 aussieht, weiss ich nicht)

Ich sehe hier kein Problem. Viele Designabteilungen haben noch nicht mal 
komplett auf Win7 umgestellt und behalten sich noch XP-Rechner, um 
"alte" Software laufen lassen zu können. Es geht nichts über einen 
schönen guten alten Rechner mit XP SP3, Office 2003, der offline 
nebenher betrieben wird, ohne Java, Flashplayer, Virenscanner, Firewall 
oder Ethernet. Der Datenaustausch erfolgt komplett über virengescannten 
USB-Stick. Dann kriegen weder Xilinx noch die NSA mit, an welchen 
Designs man arbeitet.

User schrieb:
> Jo, man kann veraltete Rechnerarchitekturen doch in FPGAs packen ;)
Den Rechner schon, aber es müsste auch das OS drauf laufen und wenn ich 
mir vorstelle, das die lieben guten FPGAs mit Windows verseucht werden 
sollen ...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.