Meine erste Platine

[Sebastian W. (wangnick)]

Liebe Leute,

anbei Schaltplan, Routing und Fotos meiner ersten gefertigten Platine, 
erstellt mit Eagle und hergestellt von Oshpark. Die Fotos sind in recht 
hoher Auflösung (falls jemand die Qualität von Oshpark begutachten 
möchte).

Kommentare würden mich freuen.

Was ich bisher schon gelernt habe:

1/ Eine Luftlinie hatte ich übersehen (!RESET von ISP zum Taster). 
Behoben mit Fädeldraht.

2/ Den Bestückungsaufdruck sollte man auch positionieren. Ich hatte 
alles so gelassen wie Eagle es anbot, und habe prompt beim Löten zwei 
Bauteile vertauscht. Hat gedauert den Fehler zu finden.

3/ VCC-Jumper wären hilfreich.

4/ JTAG-Jumper fehlt, und der Atmega1284P hat kein DebugWire.

5/ Erst die Komponenten aussuchen, Lieferstatus checken und bestellen, 
dann den Footprint layouten. Mikro-SD-Buchse ist nicht gleich 
Mikro-SD-Buchse, und der Taster passt auch mal gerade so.

6/ Da ich die Arduino-Ethernet-Bibliotheken benutze bietet sich auch die 
Arduino-IDE zur Entwicklung an. Ich habe dafür die Hardware als neue 
Arduino-Komponente definiert, inklusive eines angepassten
stk500v2-Arduino-Bootloaders (diesen mit Atmel Studio erstellt). Leider 
fehlt zur Kompatibilität mit dem Arduino Ethernet ein Jumper für die 
DTR-Leitung über einen Kondensator zu !RESET.

Falls jemand der Schnitt an Pins 38-42 des W5500 auffällt: Datenblätter 
können sich ändern, in Version 1.0 waren die Pins "It must be tied to 
GND", jetzt in 1.0.2 sind sie "NC". Würde wohl auch mit Verbindung zu 
GND immer noch funktionieren, aber besser so wenige Fehlerquellen wie 
möglich.

Ich habe auch einige spezielle Fragen an die Experten:

a/ Wie reinigt und schützt man so eine Platine nach der Bestückung?

b/ Warum sind die Vias ohne Lötstopplack? Kann man das in Eagle 
einstellen?

Frohe Festtage!

LG, Sebastian

PS: Oshpark Lieferzeiten: Bestellt 24.11., versandt 5.12., erhalten 
21.12.

[Marco G. (grmg2010)]

Hallo Sebastian,

für deine erste Platine ist sieht das schon gar nicht so schlecht aus. 
Wie ich sehe hast du ein paar "Anfängerfehler" gemacht :) Aber das ist 
normal.

1. Wenn du im Layout die Funktion Ratsnest verwendest, wird dir in der 
linken unteren Ecke angezeigt, ob alle Leiterbahnen verlegt worden sind, 
oder wie viele noch fehlen.

2. Den Bestückungsdruck muss man wirklich von Hand platzieren, der 
Leiterplattenhersteller kontrolliert dort nichts. Du must darauf achten, 
dass keine Pads von Bauteilen unter dem Druck liegen. Einmal kann es 
sein, dass der Hersteller diese dann auf das Kupfer druckt und du dann 
Probleme mit dem Löten bekommst und dass sich Bezeichnungen überlappen, 
sodass du Schwierigkeiten bei der Zuordnung bekommst, wie du bereits 
feststellen durftest. Außerdem solltest du jedem Bauteil einen Namen/ein 
Value geben, damit solche Sachen wie "U$2" nicht passieren.

5. Manchmal ist es hilfreich, wenn man die Bauteile zu Hause hat, sich 
das Layout in Originalgröße auszudrucken und dann die Bauteile darauf 
platzieren. So kannst du sehen, ob deine Footprints auch passen.

Reinigen kannst du deine Platine, z.B. mit einem speziellen 
Leiterplattenreiniger. Theoretisch geht aber auch Spiritus.

Ob die Vias Lötstopplack erhalten hängt von deren Größe und der 
Definition in den Designrules ab. Dort ist festgelegt, ab welcher Größe 
kein Lötstopplack mehr aufgetragen wird.Überprüfen kannst du dies auch, 
wenn du beim Ansehen der Platine nur den Layer Dimensions und TStopp 
anschaltest.
Machst du denn überhaupt eine ERC bzw. DRC Prüfung nach Abschluss deines 
Designs?

Hat es einen besonderen Grund, warum du bei der Ethernetbuchse auf der 
Oberseite nicht direkt an die Pads gegangen bist sondern eine Bögen 
angelegt hast?

Wofür benötigst du das IC7 in deinem Schaltplan?

Ein frohes Fest

[Bauteiltöter (Gast)]

Hi,

Sebastian Wangnick schrieb:
> 1/ Eine Luftlinie hatte ich übersehen (!RESET von ISP zum Taster).
> Behoben mit Fädeldraht

Du solltest vor dem Fertigen immer einen DRC-Check machen, dieser zeigt 
z.B. auch fehlende Leitungen an. So lässt sich sowas vermeiden und auch 
Kurzschlüsse, zu geringe Abstände u.s.w. werden vermieden.

Sebastian Wangnick schrieb:
> 2/ Den Bestückungsaufdruck sollte man auch positionieren. Ich hatte
> alles so gelassen wie Eagle es anbot, und habe prompt beim Löten zwei
> Bauteile vertauscht. Hat gedauert den Fehler zu finden.

Sollte man auch immer machen, ich hatte es noch nie das der 
Bestückungsdruck automatisch schön passt.
Das der Hersteller auf das Kupfer druckt sollte allerdings eingentlich 
nie passieren, alle Platinenfertiger die ich kenne Schneiden den 
Bestückungsdruckt gegen die Lötstoppmaske aus.

Sebastian Wangnick schrieb:
> 5/ Erst die Komponenten aussuchen, Lieferstatus checken und bestellen,
> dann den Footprint layouten. Mikro-SD-Buchse ist nicht gleich
> Mikro-SD-Buchse, und der Taster passt auch mal gerade so.

Andere alternative: Die Datenblätter lesen, mit dem Footprint 
vergleichen oder direkt selber anlegen.

Sebastian Wangnick schrieb:
> a/ Wie reinigt und schützt man so eine Platine nach der Bestückung?

Saubermachen mit Isopropanol, bei sehr dreckigen Umgebungen einsprühen 
mit Plastikspray, ist aber nur selten nötig.

Sebastian Wangnick schrieb:
> b/ Warum sind die Vias ohne Lötstopplack? Kann man das in Eagle
> einstellen?

Kann man bestimmt einstellen, bin mir aber gerade bei Eagle nicht sicher 
wo das geht. Allerdings ist eigentlich niemals Lötstopplack auf Vias, 
denn wenn man die Löcher mit dem Lack zumacht kann es passieren dass 
Chemikalienreste in den Löchern bleiben. Dies würde dann das Kupfer 
auffressen und die Leiterplatte würde nach Tagen/Wochen/Monaten 
ausfallen.
Nicht gerade das, was man will.
Deine Vias scheinen aber relativ groß zu sein, sind sie kleiner fällt 
das nicht so auf.

Wenn die Löcher / das blanke Kupfer/ENIG stört, dann muss man zu Plugged 
Vias greifen. Dort wird das Loch mit einer Masse gefüllt, somit entfällt 
das Problem. Ist jedoch teurer und bei einer solchen Leiterplatte nicht 
nötig, das wird z.B. bei Via-in-pad für Finepitch-BGAs benutzt.

lg

[Sebastian W. (wangnick)]

Vielen Dank schon mal für die ersten Kommentare.

Marco G. schrieb:
> 1. Wenn du im Layout die Funktion Ratsnest verwendest, wird dir in der
> linken unteren Ecke angezeigt, ob alle Leiterbahnen verlegt worden sind,
> oder wie viele noch fehlen.

Hey, guter Tipp. Sind bei meinem Layout allerdings 6: die zwei 
fehlenden, und 4 kurze Stummel irgendwo, wo was drübergeroutet ist was 
Eagle irgendwie nicht erkennt.

Marco G. schrieb:
> Reinigen kannst du deine Platine, z.B. mit einem speziellen
> Leiterplattenreiniger. Theoretisch geht aber auch Spiritus.
Bauteiltöter schrieb:
> Saubermachen mit Isopropanol, bei sehr dreckigen Umgebungen einsprühen
> mit Plastikspray, ist aber nur selten nötig.

Spiritus oder Isopropanol, alles klar.

Marco G. schrieb:
> Ob die Vias Lötstopplack erhalten hängt von deren Größe und der
> Definition in den Designrules ab. Dort ist festgelegt, ab welcher Größe
> kein Lötstopplack mehr aufgetragen wird.Überprüfen kannst du dies auch,
> wenn du beim Ansehen der Platine nur den Layer Dimensions und TStopp
> anschaltest.
Bauteiltöter schrieb:
> Kann man bestimmt einstellen, bin mir aber gerade bei Eagle nicht sicher
> wo das geht. Allerdings ist eigentlich niemals Lötstopplack auf Vias,
> denn wenn man die Löcher mit dem Lack zumacht kann es passieren dass
> Chemikalienreste in den Löchern bleiben. Dies würde dann das Kupfer
> auffressen und die Leiterplatte würde nach Tagen/Wochen/Monaten
> ausfallen.
> Nicht gerade das, was man will.
> Deine Vias scheinen aber relativ groß zu sein, sind sie kleiner fällt
> das nicht so auf.

Ok, schau ich mir an. Die Vias sind übrigens 7mil/13mil, kleiner kann 
Oshpark schon nicht mehr.

Marco G. schrieb:
> Machst du denn überhaupt eine ERC bzw. DRC Prüfung nach Abschluss deines
> Designs?
Bauteiltöter schrieb:
> Du solltest vor dem Fertigen immer einen DRC-Check machen, dieser zeigt
> z.B. auch fehlende Leitungen an. So lässt sich sowas vermeiden und auch
> Kurzschlüsse, zu geringe Abstände u.s.w. werden vermieden.

Beides. ERC - 29 gebilligte Fehler (Supply, Ground, Pinüberlappung und 
so Krams). DRC - 60 gebilligte Fehler (nur Clearances und Keepouts - 
Oshpark kann 6mil, ich hab aber 7mil bzw. 8mil eingestellt um die 
kritischen Stellen zu finden und manuell abzunicken).

Marco G. schrieb:
> Hat es einen besonderen Grund, warum du bei der Ethernetbuchse auf der
> Oberseite nicht direkt an die Pads gegangen bist sondern eine Bögen
> angelegt hast?

Die Leiterbahnen für die Differentialsignale sollen möglichst gleich 
lang sein.

Marco G. schrieb:
> Wofür benötigst du das IC7 in deinem Schaltplan?

Damit ich für eventuelle Batterieanwendungen den Ethernetteil über PB2 
auch komplett abschalten kann - der W5500 braucht im Sleep-Modus (also 
mit abgeschaltetem PHY) immer noch 13mA.

LG, Sebastian

[Marco G. (grmg2010)]

Den Stopplack bei den Vias kannst du in den DRCs festlegen (siehe 
Anhang)

Die kurzen Stummel kommen wahrscheinlich daher, dass du nicht richtig an 
den Mittelpunkt des Pads angeschlossen hast. Macht aber meistens nichts, 
da bei THT ja die Mitte nachher sowieso fehlt;)

[Rene H. (Gast)]

Saubere Arbeit. Für die erste Platine super! Da hab ich schon anderes 
gesehen. Kompliment!

Grüsse,
R.

[Highii H. (highii)]

Wie hast du denn den Atmega auf die Platine gelötet? Sieht sehr sauber 
aus. Hast du da eine bestimmte Technik?

[Georg A. (georga)]

> Falls jemand der Schnitt an Pins 38-42 des W5500 auffällt

Ich lege solche OE/TBD/* Pins immer über eine Schleife aussen auf den 
Pegel. Dann kann man auch nach der Bestückung noch gut schneiden oder 
den ann doch gegenteiligen Pegel anlegen ;) Zwischen den Pins ist das 
ein Gefummel, man sieht auch recht schlecht, ob das sauber durch ist.

> a/ Wie reinigt und schützt man so eine Platine nach der Bestückung?

Spiritus geht schon, hinterlässt aber durch seinen Wassergehalt sehr 
unschöne weisse Stellen. Da kann man noch ewig mit Spiritus und 
Zahnbürste weiterarbeiten, weg geht das nicht wirklich.

Ich nehm immer Kontakt LR her, das reicht recht lang (gleich die 
400ml-Dose). Riecht nicht so penetrant wie andere Lösungsmittel und 
greift auch keine der üblichen Kunststoffe an (wie zB. Aceton).

> b/ Warum sind die Vias ohne Lötstopplack? Kann man das in Eagle
> einstellen?

Wie oben beschrieben, kann man. Ist aber zweischneidig. Zum Messen sind 
offene Vias sehr gut, weil die Messspitze guten Kontakt hat und im Loch 
bleibt. Wenn da der Lack drüber ist, muss man ziemlich rummöhren, bis 
man Kontakt hat. Tut dem Via auch nicht gut. Allerdings sehen offene 
Vias auch total uncool aus ;)

Das mit dem Bestückungsdruck über Zinnflächen ist einem Kollegen mal bei 
Olimex (AFAIR) passiert. Ist aber schon ein paar Jahre her, vermutlich 
haben sie das inzwischen gefixt. Normalerweise wird das schon 
ausmaskiert.

Ansonsten sehr schönes Platinchen fürs "erste Mal" :)