Forum: FPGA, VHDL & Co. Varialbe im Process


Varialbe im Process
von Fränkie (Gast)

Lesenswert?
• ▲
▼ 
Hallo.. ich habe eine sehr einfache Frage. Ich finde nur leider alleine
nicht das was ich falsch gemacht habe.
Ich möchte in einem Process eine Variable verwenden. Diese nimmt immer
nur natürliche Zahlen an. Es ist einfach eine Zählvariable. Meiner
meinung nach kann ich die einfach zu beginn des Prozesses deklarieren
aber es klapppt so nicht...

process(clk)
variable A: range (0 to 188)
   begin
... ... ... ...

oder


process(clk)
variable A: natural (0 to 188)
   begin
... ... ... ...


Muss ich die Variable auch in der Architecture schon einmal benennen
??? Oder wo ist mein denkfehler???


Danke euch

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Varialbe im Process
von FPGA-User (Gast)

Lesenswert?
• ▲
▼ 
variable a : natural range 0 to 188;

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Varialbe im Process
von Fränkie (Gast)

Lesenswert?
• ▲
▼ 
damn... na das lag ja nahe... na Übung macht den Meister...

Danke

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.