Hallo zusammen.
Ich bin mal wieder dabei, einen Schaltplan zu erstellen und habe mir
ein, zwei recht unbedeutende Fragen gestellt. Ich denke, es gibt kein
richtig oder falsch, eben so wie bei der Frage, ob die "{" unter das
if() kommt, oder dahinter (und dann mit oder ohne leerzeichen)...
Mich würden aber mal die Meinungen interessieren und ggf auch eine
Begründung, wieso.
1. Die Bypass-Kondensatoren. Macht ihr die direkt an den jeweiligen
Versorgungspin oder macht ihr z.B. nahe der
Versorgungsspannungs"erzeugung" oder pro Modul eine ganze Batterie von
C's und platziert diese dann im Layout an die jeweiligen ICs. Bei der
ersten Variante (die ich mache) finde ich es Vorteilhaft, dass man
sofort sieht, ob man an jedem Versorgungspin einen C hat, Nachteilig ist
aber, dass man dort immer die ganzen C's rumfliegen hat, die einfach nur
Platz/Übersicht kosten mit der Beschriftung oder weil man die
Supply-Symbole weiter weg platzieren muss usw. Jeweils andersrum sehe
ich es bei der "Kondensator-Batterie", sprich übersichtlicher, jedoch
legt man nicht fest, welcher C an welchen Pin kommt (auch wenn man es
frei wählen kann) und ggf übersieht man mal einen Pin. Man kann mit der
ersten Variante gut eine Teilschaltung im Schaltplan markieren, sodass
(sofern unterstützt) auch die jeweiligen Bauteile im Layout markiert
werden und man sie zur Seite ziehen und für sich anordnen kann.
2. Wenn ihr ein Bauteil habt, z.B. einen Widerstand, eine Netzlinie
kommt aber von der Seite, macht ihr die dann direkt an das Bauteil (im
Bild links) oder macht ihr vorher noch einen Knick (im Bild rechts). Ich
fühle mich mit einem extra Knick irgendwie "freier", da ich dann das
Bauteil auch in der Höhe verschieben kann, ohne, dass gleich die Linie
schräg wird.
Das wars erstmal, ggf. kommt mir beim Weiterschreiten noch eine
Optik-Frage in den Sinn ;)
Angehängte Dateien:
-
Anschluss.png
1,1 KB
Nimm auf dem Bild die rechte Darstellung
:
Bearbeitet durch User
Das rechte Bild ist das übersichtlichere, da man dort sieht, daß die Verbindung kein Zufall oder ein Zeichnungsfehler ist. Ein Schaltplan und die Anordnung und Aufteilung der Bauteile sagt schon sehr viel über den Entwickler und den Zeichner aus. Wenn jemand eine Schaltung gründlich verstanden hat, so ergibt sich ein wesentlich übersichtlicherer Schaltplan. Die gegenteiligen Beispiele sind einfach nur grausam. Auch wichtig: Die Plazierung der Texte der Referenz und des Wertes. Man soll alles von unten oder einer einzigen Seite gut lesen können. Die Aufteilung in Baugruppen und eventuell einem hierarchisch übergeordneten Blatt schafft Klarheit. Man denke sich ein FPGA mit deutlich über tausend Pins - es gibt welche mit dreitausend Pins. Das muß man sehr geschickt auf eine Anzahl Seiten logisch verteilen, sonst wird das sehr schnell vollkommen unübersichtlich.
Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im gleichen Netz hängen natürlich) direkt aufeinander. Dann smashen und die Namen auseinanderziehen, damit die alle lesbar sind. Wirkt viel übersichtlicher.
Helge A. schrieb: > Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im > gleichen Netz hängen natürlich) direkt aufeinander Wenn ich sowas in einem Schematic Rewiev sehen würde, würde ich die Prüfung sofort abbrechen, und dich den Murks erstmal korrigieren lassen.
Hallo, Helge A. schrieb: > Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im > gleichen Netz hängen natürlich) direkt aufeinander. ich finde das auch sehr "unglücklich". Konsequenterweise müsstest Du in diesem Fall "5x4700/25" dazuschreiben. Mit freundlichen Grüßen Guido
Helge A. schrieb: > Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im > gleichen Netz hängen natürlich) direkt aufeinander. Dann musst du einen guten Layouter haben, der ganz von selbst weiss, an welchen ICs er Stützkondensatoren vorsehen muss (und welche). Normalerweise ist das Aufgabe des Schaltungsentwicklers, hängt aber natürlich davon ab, wer denn besser qualifiziert ist. Du wirst schon deine Gründe haben, dem Layouter mehr zu vertrauen als dir selbst... Georg
Angehängte Dateien:
Helge A. (besupreme) schrieb: > Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im > gleichen Netz hängen natürlich) direkt aufeinander. Dann smashen und die > Namen auseinanderziehen, damit die alle lesbar sind. Wirkt viel > übersichtlicher. Würde ich so nicht gerne machen. Kann zu Missverständnissen führen. Besser die C's wenn wirklich wenig Platz ist enger zusammenlegen oder sich mal eben neue Symbole dafür erstellen (siehe Anhang).
@ prg (Gast)
> Bildschirminhalt_erfassen-1.gif
Genau so, Schrift drehen und zusammenschieben.
Wobei mir die untere Version zu extrem ist. Man muss nicht so extrem
dichte Schaltpläne zeichnen, soooo teuer kann Papier gar nicht sein.
@ Michael Skropski (rbs_phoenix) > Anschluss.png >1. Die Bypass-Kondensatoren. Macht ihr die direkt an den jeweiligen >Versorgungspin Ja, So weit wie möglich. >oder macht ihr z.B. nahe der >Versorgungsspannungs"erzeugung" Nein, dafür gibt es Versorgungssymbole. >oder pro Modul eine ganze Batterie von >C's und platziert diese dann im Layout an die jeweiligen ICs. Muss man manchmal machen, wenn es sehr viele sind (große ICs, FPGAs, etc). >ersten Variante (die ich mache) finde ich es Vorteilhaft, dass man >sofort sieht, ob man an jedem Versorgungspin einen C hat, Ja. > Nachteilig ist >aber, dass man dort immer die ganzen C's rumfliegen hat, die einfach nur >Platz/Übersicht kosten mit der Beschriftung Nö. Selbst bei einfachen TTL-ICs sind die Versorgungspins einzelne Gatter, da kann man Funktion und Versorgung gut trennen. Andere Symblos haben alle Pins an einem Gatter, bei kleinen bis mittleren ICs geht das schon. >2. Wenn ihr ein Bauteil habt, z.B. einen Widerstand, eine Netzlinie >kommt aber von der Seite, macht ihr die dann direkt an das Bauteil Möglichst nicht. > (im >Bild links) oder macht ihr vorher noch einen Knick (im Bild rechts). Ja. Das sieht besser aus und hat den Vorteil, dass man besser editieren kann. >Ich >fühle mich mit einem extra Knick irgendwie "freier", da ich dann das >Bauteil auch in der Höhe verschieben kann, ohne, dass gleich die Linie >schräg wird. Genau.
Falk Brunner schrieb: > @ Michael Skropski (rbs_phoenix) >>oder macht ihr z.B. nahe der >>Versorgungsspannungs"erzeugung" > > Nein, dafür gibt es Versorgungssymbole. Ich meine nicht direkt dran, sondern so wie hier: Beitrag "Re: was haltet ihr von diesem Board?" Da sind alle C's im Kasten "Power&Switch". >> Nachteilig ist >>aber, dass man dort immer die ganzen C's rumfliegen hat, die einfach nur >>Platz/Übersicht kosten mit der Beschriftung > > Nö. Selbst bei einfachen TTL-ICs sind die Versorgungspins einzelne > Gatter, da kann man Funktion und Versorgung gut trennen. Andere Symblos > haben alle Pins an einem Gatter, bei kleinen bis mittleren ICs geht das > schon. Aber bei uCs z.B. nicht. Zumindest nicht bei mir. Ich habe entweder Symbole, die so aufgebaut sind wie das Package (also z.B. links Pin1-20 und rechts 21-40) oder die Anschlüsse sind sortiert nach Ports, da ist Vdd dann auch oben bzw. Vss unten. Bei der ersten Art hängt der Kondensator vor den anderen Anschlüssen oder man muss ihn samt Versorgungssymbole weit zu Seite ziehen. Bei der zweiten Art muss man das Vdd Symbol weit nach oben ziehen, damit man C und GND-Symbol noch über das Symbol des ICs bekommt. Ich stelle mir grade eine funktionelle Frage: Ich nutze einen PIC16F1783 im SOIC28 Package. Dieser hat rechts ein Vdd und Vss Pin direkt nebeneinander. Gegenüber vom Vss Pin ist ein zweiter Vss Pin. Wo packe ich den C am besten hin? Ich hätte den jetzt auf die rechte Seite gemacht, von wo dann auch die Versorgungsleitung kommt, und dann mit einer Leitung unten zum 2. Vss Pin. Ist das kritisch oder könnte ich theoretisch auch den 2. Vss Pin "irgendwie" mit GND verbinden? Oder muss ich dort ein 2ter C hin, doch wo kommt das andere Ende dran ;)
Georg schrieb: > Dann musst du einen guten Layouter haben, der ganz von selbst weiss, an > welchen ICs er Stützkondensatoren vorsehen muss (und welche). > Normalerweise ist das Aufgabe des Schaltungsentwicklers, hängt aber > natürlich davon ab, wer denn besser qualifiziert ist. Es ist natürlich besser, wenn man den "Wunsch" des Schaltungsentwicklers im Schaltplan erkennen kann. Aber vollständig ist das sowieso nicht möglich, besonders bei - HF-kritischen Schaltungsteilen - Masseführung - mechanische Vorgaben - ... Also braucht der Layouter detaillierte Zusatzinfos. Gruß Dietrich
.. oder Plan und Layout macht der selbe, bei mir nämlich ich ;) Michael Skropski schrieb: > Wo packe ich den C am besten hin? idealerweise so direkt wie möglich zwischen die Versorgungspins. Da du nur einen VDD Pin hast, würde ich den C ungefähr dort plazieren.
@ Michael Skropski (rbs_phoenix) >Ich meine nicht direkt dran, sondern so wie hier: >Beitrag "Re: was haltet ihr von diesem Board?" >Da sind alle C's im Kasten "Power&Switch". Wie bereits gesagt, ist sowas bei großen FPGAs normal und OK. Da hat man manchmal eine ganze Seite Entkoppelkondensatoren! >Aber bei uCs z.B. nicht. Zumindest nicht bei mir. Ich habe entweder >Symbole, die so aufgebaut sind wie das Package (also z.B. links Pin1-20 >und rechts 21-40) MÖÖÖP! Sowas macht man nicht! Ein Schaltplansymblo hat KEINERLEI mechanischen bezug zum Package! Es zeigt die aufgeräumte, logisch sinnvolle Anordnung der Pins, NICHT die mechanische! >Ich nutze einen PIC16F1783 im SOIC28 Package. Dieser hat rechts ein Vdd >und Vss Pin direkt nebeneinander. Gegenüber vom Vss Pin ist ein zweiter >Vss Pin. Wo packe ich den C am besten hin? Man kann es auch mit der Theorie übertreiben. Du hast hier diverse Möglichekten kennen gelernt, nutze sie. Man kann natürlich auch noch ewig drüber diskutieren und den Stein der Weisen suchen. Nix für mich. > Ich hätte den jetzt auf die >rechte Seite gemacht, von wo dann auch die Versorgungsleitung kommt, und >dann mit einer Leitung unten zum 2. Vss Pin. Ist das kritisch oder >könnte ich theoretisch auch den 2. Vss Pin "irgendwie" mit GND >verbinden? Oder muss ich dort ein 2ter C hin, doch wo kommt das andere >Ende dran ;) 1st world problems
Olga schrieb: > Helge A. schrieb: >> Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im >> gleichen Netz hängen natürlich) direkt aufeinander > > Wenn ich sowas in einem Schematic Rewiev sehen würde, würde ich die > Prüfung sofort abbrechen, und dich den Murks erstmal korrigieren lassen. Georg schrieb: > Dann musst du einen guten Layouter haben, der ganz von selbst weiss, an > welchen ICs er Stützkondensatoren vorsehen muss (und welche). Das habe ich auch schon gemacht - für den Sonderfall, daß ein IC mit vielen Versorgungspins viele Stützkondensatoren braucht. Ich würde behaupten, daß so der Layouter keinerlei Problem hat die Absicht des Schaltungsentwicklers festzustellen, daß die 5 Cs dicht an die 5 Supply-Pins des ICs gehören.
Walter Tarpan schrieb: > daß so der Layouter keinerlei Problem hat die Absicht des > Schaltungsentwicklers festzustellen, daß die 5 Cs dicht an die 5 > Supply-Pins des ICs gehören. Und wenn es bloss 4 Cs sind? oder 7? Und wenn an einem Pin eine Kombination von 10µF plus 100nF plus 1nF gefordert wird? Ich bin sicher ein erfahrener Layouter, aber wenn der Entwickler einen Vorverstärker-OpAmp besonders entstören will mit 2 C-C-Kombinationen, sollte er mir schon mitteilen, welchen der zahlreichen OpAmps. Und wieviel Stütz-Cs an ein bestimmtes FPGA sollen, wüsste ich auch gerne. Daher ist deine Handhabung professionell unbrauchbar. 5 Logik ICs und dazu 5 Cs ist ein Fall, der in der Praxis nicht vorkommt. Georg
Helge A. schrieb: > .. oder Plan und Layout macht der selbe, bei mir nämlich ich ;) > > Michael Skropski schrieb: >> Wo packe ich den C am besten hin? > > idealerweise so direkt wie möglich zwischen die Versorgungspins. Da du > nur einen VDD Pin hast, würde ich den C ungefähr dort plazieren. Gut, dazwischen wird eng;) Aber ich weiß, was du meinst. Falk Brunner schrieb: > @ Michael Skropski (rbs_phoenix) > >>Ich meine nicht direkt dran, sondern so wie hier: >>Beitrag "Re: was haltet ihr von diesem Board?" >>Da sind alle C's im Kasten "Power&Switch". > > Wie bereits gesagt, ist sowas bei großen FPGAs normal und OK. Da hat man > manchmal eine ganze Seite Entkoppelkondensatoren! Ja, aber das ist ja ein vergleichsweise kleiner FPGA, zudem sind dort ja alle C's der kompletten Schaltung. Also auch von Speichern, usw.. >>Aber bei uCs z.B. nicht. Zumindest nicht bei mir. Ich habe entweder >>Symbole, die so aufgebaut sind wie das Package (also z.B. links Pin1-20 >>und rechts 21-40) > > MÖÖÖP! Sowas macht man nicht! Ein Schaltplansymblo hat KEINERLEI > mechanischen bezug zum Package! Es zeigt die aufgeräumte, logisch > sinnvolle Anordnung der Pins, NICHT die mechanische! Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas entflechten kann, wenns simple IOs sind. Da interriert es mich ja nicht, ob 4 LEDs an PortA0-3 oder PortB4-7 sind, sondern dass die Pins nicht wild über das Package verteilt sind. > 1st world problems Ich sagte ja schon eingangs, dass es hier nicht um die wichtigsten Fragen gehen soll.
@ Michael Skropski (rbs_phoenix) >Ja, aber das ist ja ein vergleichsweise kleiner FPGA, zudem sind dort ja >alle C's der kompletten Schaltung. Also auch von Speichern, usw.. Es ist auch kein mustergültiges Beispiel sondern das übliche Internet-Mittelmaß. >> MÖÖÖP! Sowas macht man nicht! Ein Schaltplansymblo hat KEINERLEI >> mechanischen bezug zum Package! Es zeigt die aufgeräumte, logisch >> sinnvolle Anordnung der Pins, NICHT die mechanische! >Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas >entflechten kann, wenns simple IOs sind. MÖÖÖP! Siehe oben! Ein Schaltplan ist ein Schaltplan und halt rein GAR NICHTS mit der mechanischen Anordnung der Pins zu tun! PUNKT! > Da interriert es mich ja nicht, >ob 4 LEDs an PortA0-3 oder PortB4-7 sind, sondern dass die Pins nicht >wild über das Package verteilt sind. Dafür gibt es Pinnummern!
Michael schrieb: >>Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas >entflechten kann, wenns simple IOs sind. Daraufhin schrie Falk erneut: >MÖÖÖP! Siehe oben! >Ein Schaltplan ist ein Schaltplan und halt rein GAR NICHTS mit der >mechanischen Anordnung der Pins zu tun! PUNKT! Na, Michael! Wie kannst Du Falks Anweisungen mißachten -die haben quasi Gesetzescharakter. Es ist gleichgültig, ob es sich dadurch besser routen läßt, oder nicht. Falk verbietet das kategorisch und danach hat sich jeder zu richten. (Der obige Text enthält geringste Spuren von Ironie und wird nicht von Jedem vertragen...) SCNR Paul
Falk Brunner schrieb: > MÖÖÖP! Siehe oben! > Ein Schaltplan ist ein Schaltplan und halt rein GAR NICHTS mit der > mechanischen Anordnung der Pins zu tun! PUNKT! Du hast wohl noch nie im Leben einen Fehler gesucht oder Reparaturen durchgeführt - da ist ein Schaltplan, bei dem die Pins z.B. eines Prozessors angeordnet sind wie im wirklichen Leben sehr hilfreich. Dein Geschrei kannst du dir auch sparen, auch wenn du dich für so unfehlbar hältst wie Gott und der Papst zusammen. Georg
@Georg (Gast) >Du hast wohl noch nie im Leben einen Fehler gesucht oder Reparaturen >durchgeführt Wo denkst du hin! In meinenm Theoretikerelfenbeinturm geht NIE was kaputt! > - da ist ein Schaltplan, bei dem die Pins z.B. eines >Prozessors angeordnet sind wie im wirklichen Leben sehr hilfreich. Ich nehm dafür immer das Layout oder Datenblatt des ICs. Und ich habe schon GENÜGEND "Praktiker-Schaltpläne" gesehen, dagegen ist ein Malen nach Zahlen Bilderrätsel Kinderkram. Kreuz und quer und MÖGLICHST undurchsichtig! SUPER! >Dein Geschrei kannst du dir auch sparen, auch wenn du dich für so >unfehlbar hältst wie Gott und der Papst zusammen. Ich bin halt kein Weichspüler, sondern rede tacheless. Wer über das Thema in Walldorfmanier "mal so voll entspannt und stressfrei diskutieren" will darf das gern tun, aber ohne mich. Danach darf Derjenige auch sein Layout tanzen ;-)
Angehängte Dateien:
-
Audiomodul.jpg
350 KB
@ Paul Baumann (paul_baumann) >>>Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas >>>entflechten kann, wenns simple IOs sind. >Daraufhin schrie Falk erneut: >>MÖÖÖP! Siehe oben! >>Ein Schaltplan ist ein Schaltplan und halt rein GAR NICHTS mit der >>mechanischen Anordnung der Pins zu tun! PUNKT! >Na, Michael! Wie kannst Du Falks Anweisungen mißachten -die haben >quasi >Gesetzescharakter. Wie witzig. Klar, wenn jemand aus Begriffstutzigkeit, Bockigkeit oder sonstigen Gründen wiederholt Unsinn erzählt, na dann gibt man doch einfach nach! Hast du gut gemacht, ich hab dich lieb. NEIN! Unsinn wird auch durch mehrfache Wiederholung nicht richtig, das ist nur bei Propaganda so! >Es ist gleichgültig, ob es sich dadurch besser routen >läßt, oder nicht. Falk verbietet das kategorisch An deinen Zitierfähigkeiten sowie dem sinnerfassenden Lesen solltest du arbeiten. Ist aber nur eine unverbindliche Empfehlung. >>Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas >>entflechten kann, wenns simple IOs sind. >> Da interriert es mich ja nicht, >>ob 4 LEDs an PortA0-3 oder PortB4-7 sind, sondern dass die Pins nicht >>wild über das Package verteilt sind. >Dafür gibt es Pinnummern! Und ob man es glaubt oder nicht, mit der Methode hab ich schon einige Board entflechtet, und da war DEUTLICH mehr als ein AVR im 44er QFP Gehäuse drauf. Siehe Anhang (wobei das kein wirklich kompaktes Board ist)
Falk Brunner schrieb: >>> MÖÖÖP! Sowas macht man nicht! Ein Schaltplansymblo hat KEINERLEI >>> mechanischen bezug zum Package! Es zeigt die aufgeräumte, logisch >>> sinnvolle Anordnung der Pins, NICHT die mechanische! > >>Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas >>entflechten kann, wenns simple IOs sind. > > MÖÖÖP! Siehe oben! > Ein Schaltplan ist ein Schaltplan und halt rein GAR NICHTS mit der > mechanischen Anordnung der Pins zu tun! PUNKT! Ich bin mir sicher, dass du mehr Erfahrung hast als ich, doch ich bin immer dankbar, wenn ich (als Schaltplanbauer und Layouter in einer Person) Luftlinien habe, die gut aufgehen. Wenn ein Port vielleicht als 3 mal zusammenhängende Pins über das Package verteilt ist, finde ich es doof, beide Lagen der bisher immer verwendeten Doublelayer PCBs nutzen zu müssen, damit diese 8 Leitungen zu einem Stecker gehen. Am besten einmal quer unter dem IC durch, sodass nichts anderes mehr dahin passt. Und das sieht man finde ich bei immer größeren (nicht BGA) Packages immer besser. Aber kann ja jeder so machen wie er will. >> Da interriert es mich ja nicht, >>ob 4 LEDs an PortA0-3 oder PortB4-7 sind, sondern dass die Pins nicht >>wild über das Package verteilt sind. > > Dafür gibt es Pinnummern! Sicher. Doch bei nach Port sortierten Symbolen muss man (mehr) suchen, als bei den anderen. Paul Baumann schrieb: > Michael schrieb: >>>Ich finds manchmal nicht schlecht, da man schon im Vorfeld etwas >>entflechten kann, wenns simple IOs sind. > > Daraufhin schrie Falk erneut: > >>MÖÖÖP! Siehe oben! >>Ein Schaltplan ist ein Schaltplan und halt rein GAR NICHTS mit der >>mechanischen Anordnung der Pins zu tun! PUNKT! > > Na, Michael! Wie kannst Du Falks Anweisungen mißachten -die haben > quasi Gesetzescharakter. Na ich bin ein Rebell;) Ich respektiere aber jede Meinung und genau danach habe ich ja gefragt. Falk Brunner schrieb: > Ich bin halt kein Weichspüler, sondern rede tacheless. Das gute an Ansichten ist ja, es gibt keine Richtige. Da ist es egal, wie sehr oder womit man seine Eigene rechtfertigt. > Danach darf derjenige auch sein Layout tanzen ;-) Das würde ich gerne sehen^^ Ich wüsste, wie man einen Komdensator tanzen könnte, vlt auch eine Spule, danach hört es aber auch auf. Dann muss man eben Buchstatanzen.
Falk schrub erbost: >Wie witzig. Ich freue mich immer, wenn ich zur Erheiterung meiner Mitmenschen beitragen kann. >Klar, wenn jemand aus Begriffstutzigkeit, Bockigkeit oder >sonstigen Gründen wiederholt Unsinn erzählt, na dann gibt man doch >einfach nach! Ich mache oft 2 Schaltpläne: Den "offiziellen", so wie Du ihn gerne hast und einen weiteren nur für mich zum Layouten. ...und jetzt kommts: Ich werde das weiterhin so machen, selbst ohne Dein ausdrückliches Einverständnis. Warum? Weil es sich bewährt hat, nicht, weil ich unbedingt Falk Brunner ärgern will. >Hast du gut gemacht, ich hab dich lieb. Das kann ich gar nicht so richtig glauben... ;-) MfG Paul
Hallo Michael, hallo Jochen. Michael Skropski schrieb: > 1. Die Bypass-Kondensatoren. Macht ihr die direkt an den jeweiligen > Versorgungspin oder macht ihr z.B. nahe der > Versorgungsspannungs"erzeugung" Ein Schaltplan ist eine Abstraktion der Realität, aber er soll trozdem die Realität in diesem Rahmen möglicht genau beschreiben. Von daher gesehen sortiere ich die Kondensatoren genau dahin, wo sie auch in der Realität hingehören. Kondensatoren, die ich zum Filtern (und gegen von Rückwärtz einlaufende Störungen wünsche), halt neben die Versorgungsspannungserzeugung oder Einspeisung, und die Stützkondensatoren an den ICs eben auch genau dort neben den ICs. Und natürlich die Kondensatoren für Schwinkreise und Zeitglieder auch direkt zusammen mit den korrespondierenden Bauteilen. So behalte ich den Überblick, was wohin gehört und tendiere weniger dazu, etwas zu vergessen. > oder pro Modul eine ganze Batterie von > C's und platziert diese dann im Layout an die jeweiligen ICs. Absolutes NO GO! Aber ich hatte mal einen ansonsten sehr kompetenten Kollegen, der es so gelernt und auch gemacht hat. Aus dieser Erfahrung heraus resultiert aber mein "NO GO". Argumente für diesen Mist gibt es trozdem: 1) Es geht schneller als anders.....wenn man sich nicht gerade durch einen so provozierten Fehler ganz weit weg schießt. Dann dauert es viiiiiel länger. 2) Gewollte Obfusifikation, aus welchen Gründen auch immer. Batterien von Kondensatoren (oder anderen Bauteilen) im Schaltplan mache ich nur, wenn sie auch in der Realität eine Batterie bilden. > Bei der > ersten Variante (die ich mache) finde ich es Vorteilhaft, dass man > sofort sieht, ob man an jedem Versorgungspin einen C hat, Richtig. > Nachteilig ist > aber, dass man dort immer die ganzen C's rumfliegen hat, die einfach nur > Platz/Übersicht kosten mit der Beschriftung oder weil man die > Supply-Symbole weiter weg platzieren muss usw. Das ist eigentlich nur bei seeehr großen Schaltplänen der Fall. Und wenn ich die Möglichkeit habe, hierarchische Schaltpläne anzulegen (was angeblich auch Eagle in der aktuellen 7er Version kann), dann spricht nichts mehr dagegen, daß ich den großen Schaltplan in funktionale Untergruppen, die ich dann in separate Subschaltpläne stecke, auflöse. Der ist dann aber wieder klein genug, um trotz eingezeichnetem Kondensator übersichtlich zu bleiben. Ich hoffe mal, klassische "Gattergräber" Designt heute keiner mehr. ;O) > und ggf übersieht man mal einen Pin. Richtig. Weil es eine "Scheinübersichtlichkeit" ist. Die Information, welcher Kondensator wo hingehört, geht bei der Batteriemethode verloren. Ok, es ist aus topologischer Sicht ja eigentlich egal, wo sie nun sitzen...weil sie ja immer am gleichen Netz hängen (falls sie sonst gleich sind). Dummerweise sind aber auch Leiterbahnen elektronische Bauteile, und unter diesem Aspekt ist eben auch die Pazierung wichtig. Wenn Du die Kondensatoren an die passende Stelle malst, bleibt die Information zumindest implizit erhalten. Leiterbahnen als Bauteile direkt in den Schaltplan zu zeichnen, ist allerdings nur gelegentlich in der HF-Technik üblich. Elegant sind hier eben hirarchische Schaltpläne, weil es dann noch deutlicher wird. Und ich kann die Subschaltpläne sogar weiterverwenden, und vergesse kein Bauteil. > 2. Wenn ihr ein Bauteil habt, z.B. einen Widerstand, eine Netzlinie > kommt aber von der Seite, macht ihr die dann direkt an das Bauteil (im > Bild links) oder macht ihr vorher noch einen Knick (im Bild rechts). In diesem Punkt tendiere ich wie Jochen zum "Knick". Jochen Fe. schrieb: > Das rechte Bild ist das übersichtlichere, da man dort sieht, daß die > Verbindung kein Zufall oder ein Zeichnungsfehler ist. Richtig! Gleiches gilt für Kreuzungen. Das direkte Kreuz mit Punkt als Verbindung kann auch Missverständlich sein, wenn der Punkt als "Fliegenschiss" fehlinterpretiert wird, und umgekehrt kann die Kreuzung ohne Verbindung zur Kreuzung mit Verbindung werden, wenn zufällig an der Kreuzung Dreck ist. Schaltpläne im Feld liegen oft eher ungeschützt in einem Schaltschrank. Dort verschmutzen sie dann teilweise extrem..... Also Kreuzungen ohne Verbindung als Kreuz zeichnen, und Kreuzungen mit Verbindung leicht versetzt als zwei "T-Stücke" mit Verbindungspunkt. Ästhetische Gesichtspunkte stelle ich gegenüber der Richtigkeit (mein als Abstraktion der Realität, die diese aber trozdem möglichst genau abbildet) und Eindeutigkeit (auch bei Verschmutzung ec.) des Schaltplanes relativ weit zurück. Das ganze ist übrigens nicht neu. Ich habe es schon anno 198x in der Berufsschule so gelernt, auch wenn der Lehrer dort nicht in der Lage war, mir den Grund zu nennen. Den habe ich dann eben in der Realität erfahren. Michael Skropski schrieb: > Ich > fühle mich mit einem extra Knick irgendwie "freier", da ich dann das > Bauteil auch in der Höhe verschieben kann, ohne, dass gleich die Linie > schräg wird. Das ist ein netter Nebeneffekt. Jochen Fe. schrieb: > Ein Schaltplan und > die Anordnung und Aufteilung der Bauteile sagt schon sehr viel über den > Entwickler und den Zeichner aus. Wenn jemand eine Schaltung gründlich > verstanden hat, so ergibt sich ein wesentlich übersichtlicherer > Schaltplan. Das ist pauschal gesehen nicht richtig, weil es gibt eben genug Fallbeispiele, wo die Ästhetisierung und Vereinfachung des Schaltplanes Informationen unterschlägt oder verfälscht. ;O) Abgesehen davon sind extreme Ordnungsfanatiker oft nur Zwangsgestörte Typen, die keine Ordnung in der Wohnung hinkriegen, weil sie ihre Schreibtischschublade bis zum Exzess versuchen zu Ordnen, und dann darüber vor Erschöpfung zusammenbrechen. ;O) Am allerschlimmsten ist es, wenn das Ordnungsprinzip nur Vorwand ist, um die Gelüste von Kontroll- und Machtfreaks zu befriedigen. Soll in dem forum hier ja nicht selten sein. ;O) > Auch wichtig: Die Plazierung der Texte der Referenz und des Wertes. Man > soll alles von unten oder einer einzigen Seite gut lesen können. Richtig. Aber auch wichtig im Layout. Dort aber dann den Wert der Üersichtlichkeit wegen weglassen. Ausserdem hätte man ein Problem, wenn der Wert irgendwann geändert wird, und noch hunderte alte Platinen vorrätig sind, die an der Stelle jetzt falsche Hinweise geben. Andere Argumente gegen Silkscreenänderungen und darum für Werte weglassen: Der Leiterplattenhersteller will für einen geänderten Silkscreen extra neue Einrichtkosten geltend machen (kann gerechtfertigt sein) oder "ein geänderter Silkscreen bedeutet ein geändertes Layout und neue Zertifizierung der Platine". Ein Argument, was in 99,9% aller Fälle vermutlich Blödsinn ist, aber rein formal ist das halt so und wenn eben mit den 0,1% gerechnet werden muss.... Auch wichtig: Silkscreen/Referenz nicht über Pads legen. Es gibt zwar die Möglichkeit, die Pads in Gerber vom Silkscreen zu subtrahieren, aber falls das vergessen wird, hast Du ein Lötproblem, und der Platinenhersteller ist aus dem Schneider, weil nach Deinen Vorgaben war das ja so gewollt. Ausserdem zerhaut die automatische Subtraktion die Referenzen bis zur Unlesbarkeit. Dann hättest Du Dir aber das Geld fafür auch sparen können. Also besser einmal vorher über den Schaltplan gehen und die Referenzen so plazieren, dass es passt. Dabei hast Du noch die Option: Referenz in das Bauteil oder neben das Bauteil. Ersteres ist sehr Eindeutig, aber nur zur Bestückung geeignet, weil bei Fehlersuche das Bauteil die Referenz verbirgt. Aber ist ja manchmal zur Obfusifikation gewollt. Letzteres ist bei ungeschickter Plazierung (insbesondere bei Platzproblemen) oft uneindeutig. Nnach "reiflicher Überlegung" eindeutig ist kein Argument, weil wenn ich Fehlersuche, will ich mir keine Gedanken machen müssen wie "was könnte der Layouter nun damit gemeint haben". Auf der anderen Seite ist es die einzige Möglichkeit, Referenzen zu bekommen, die ich auch bei der Fehlersuche verwenden kann. Der Königsweg könnte darin liegen, den Silkskreen in Richtung Fehlersuche zu optimieren, und für den Bestücker einen separaten "Assembly" Plan zu erstellen. Die Überlegung ist natürlich bei Konsumerelektronik, die nicht repariert werden soll, hinfällig. > Die Aufteilung in Baugruppen und eventuell einem hierarchisch > übergeordneten Blatt schafft Klarheit. Richtig. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
Bernd Wiebus schrieb: > Jochen Fe. schrieb: > >> Ein Schaltplan und >> die Anordnung und Aufteilung der Bauteile sagt schon sehr viel über den >> Entwickler und den Zeichner aus. Wenn jemand eine Schaltung gründlich >> verstanden hat, so ergibt sich ein wesentlich übersichtlicherer >> Schaltplan. > > Das ist pauschal gesehen nicht richtig, weil es gibt eben genug > Fallbeispiele, wo die Ästhetisierung und Vereinfachung des Schaltplanes > Informationen unterschlägt oder verfälscht. ;O) Hallo Bernd, ich gehe davon aus, daß man keine Info wegläßt und dies dann "mehr und bessere Übersicht" nennt. Ich kann einen einfachen Transistorverstärker so zeichnen, daß ein Fachmann Stunden benötigt, um durchzusteigen. Ich kann ihn allerdings auch sauber von links nach rechts zeichnen, Versorgungen stets von oben (positiv) oder von unten (negativ), und auch die Massezeichen sinnvoll setzen. Mehr Info macht den Plan eher besser lesbar - wenn sinnvoll angeordnet. Man kann sich ein paar Exemplare meiner Arbeit ansehen: Hameg 1007 und Hameg 303-6, da habe ich viel dran gearbeitet.
:
Bearbeitet durch User
Hallo Jochen. Jochen Fe. schrieb: > ich gehe davon aus, daß man keine Info wegläßt und dies dann "mehr und > bessere Übersicht" nennt. Das Du dass kannst, und ohne Not auch nicht weglässt, glaube ich Dir. Leider gibt es auch genug andere Fälle. > Ich kann einen einfachen Transistorverstärker so zeichnen, daß ein > Fachmann Stunden benötigt, um durchzusteigen. Eben. Und wenn eine Doku gefordert ist, aber der Schaltungsdesigner oder sein Chef das eigentlich nicht liefern will, dann wird auch genau dass gemacht. Wenn ich dann sowas später in die Hand bekomme um Fehlersuche zu machen, muss ich mir einen Schaltplan selber umzeichnen. Und das auch noch privat zu Hause, weil der Cheff das nicht versteht: "Was willst Du denn? Ist doch alles super dokumentiert". Ein weiterer Punkt sind merkwürdige Vorgaben wie: "Das Eingangsfilter kann knapp ausfallen, aber der Ausgang muss extrem gefiltert werden". Nun stellt sich aber z.B. heraus, das der Eingang deutlich mehr gefiltert werden muss als der Ausgang, um die Vorgaben für Funktion und Compliance in Parametern zu erreichen. Legt man nun einen "ordendlichen" Schaltplan vor, so bekommt man den um die Ohren gehauen: "Da ist ja viel zu viel im Eingang und der Ausgang ist fast ungeschützt". Nach zweimal Neuvorlage und unfruchtbarer Diskussion wird dann der Schaltplan so umgezeichnet, dass die Eingangskondensatoren so aussehen, als gehörten sie zum Ausgang.....und der typische querlesende Vorgesetzte nickt es ab, weil es auch noch glatter aussieht. Es gibt auch solche, die werten fast nur das "glatte" Aussehen. Solche Entscheidungen werden fast immer unter extremen Zeitdruck getroffen, und ernsthaft überprüfen kann das dann kaum einer. Deshalb werden dann oft aus dem Bauch heraus so obskure Kriterien wie Ästhetik herangezogen. Nicht alles ist logisch. Es gibt auch eine Psychologie und eine Politik. > Ich kann ihn allerdings > auch sauber von links nach rechts zeichnen, Versorgungen stets von oben > (positiv) oder von unten (negativ), und auch die Massezeichen sinnvoll > setzen. Ist ja auch ok so. > Mehr Info macht den Plan eher besser lesbar - wenn sinnvoll > angeordnet. Das sehe ich auch so. Ich habe allerdings auch schon gehört: "Bernd, streich das ersatzlos, die Info ist unnötig". Ich habe gestrichen, und später dann dutzende von Spulen umgelötet, weil der Wicklungssinn eben doch wichtig ist, und in die BOM, wo dann alles dokumentiert war, niemand hineingeschaut hat oder weil es als Text formuliert zu unanschaulich war und zurückschicken zum Bestücker zu lange gedauert hätte. ;O) > Man kann sich ein paar Exemplare meiner Arbeit ansehen: Hameg 1007 und > Hameg 303-6, da habe ich viel dran gearbeitet. Werde ich bei Gelegenheit mal machen. Vermutlich wird man sie mittlerweile irgendwo im Netz finden. Welche CAD Software wurde denn verwendet? Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
Bernd Wiebus schrieb: >> Man kann sich ein paar Exemplare meiner Arbeit ansehen: Hameg 1007 und >> Hameg 303-6, da habe ich viel dran gearbeitet. > > Werde ich bei Gelegenheit mal machen. Vermutlich wird man sie > mittlerweile irgendwo im Netz finden. Welche CAD Software wurde denn > verwendet? Hallo Bernd, ich sehe, daß wir da weitgehend auf der gleichen Linie liegen! Ich bin übrigens auch Lizenziert - DH6FAZ. Der HM 1007 wurde in OrCad gezeichnet als Schaltplan, Layout in einer CAD-Software, der 303-6 war schon im TopCAD (von Spea) erstellt. 73 de Jochen
Hallo Jochen. Jochen Fe. schrieb: > Der HM 1007 wurde in OrCad gezeichnet als Schaltplan, Layout in einer > CAD-Software, Orcad kenne ich noch selber. Sowohl die DOS Version, als auch die erste Windows Version. Die DOS Version war toll, aber mit der Windows Version ging dann auch der Ärger los. Zum einen klemmte das Programm im Zusammenhang mit Peripherie wie Drucker usw. Wir haben nie herausgefunden, was es war. Ob Orcad selber, das Betriebssystem oder die Druckertreiber. Die Supports haben immer auf die beiden anderen möglichen Kandidaten verwiesen. Und dann der Dongel....immer musste jemand unter den Tisch krabbeln und umstecken. Und dann war er irgendwann ausgeleiert und viel immer von selber ab. ;O) > der 303-6 war schon im TopCAD (von Spea) erstellt. TopCAD habe ich nie kennengelernt. "Spea", der Name kommt mir irgendwie bekannt vor, allerdings im Zusammenhang mit Grafikkarten für PCs. 73 Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
Hallo Bernd, Spea war nur kurz im PCB-Software-Markt, wurde von Mentor aufgekauft. Trotzdem eine ziemlich gute SW. OrCad wurde nur für die Schaltpläne benutzt. Ich habe dann viel später mal eine frühe Version von PADS kennengelernt, das war aber auch nicht so der "Bringer".
Jochen Fe. schrieb: > OrCad wurde nur für die Schaltpläne benutzt. Das war mal ziemlich üblich - Orcad hatte gute Schaltplan-Software, besser als damals die meisten PCB-CAD-Systeme, aber eher weniger brauchbare PCB-Software, daher wurden in vielen Firmen Schaltpläne mit Orcad und die Leiterplatten mit einem anderen System erstellt. Nachteil ist die schwache Verbindung, man kann nur Bauteil- und Netzliste rausziehen, Back Annotation geht garnicht. Georg
Es gab da jemanden in der Entwicklung, der kurz vor Start der Serie sich die Schaltpläne und das Layout vornahm, und in mehrtägiger Arbeit beides miteinander verglich. Er wurde regelmäßig fündig.... Ich schätze das doch heute sehr an Eagle, auch das Mitte der 90er erhältliche Topcad war da wesentlich weiter.
Beitrag "Re: Anfänger: Warum verbruzelt mein CD4026BE?" Beitrag "Re: Anfänger: Warum verbruzelt mein CD4026BE?"
Angehängte Dateien:
Hallo Falk. Falk Brunner schrieb: > Beitrag "Re: Anfänger: Warum verbruzelt mein CD4026BE?" > Beitrag "Re: Anfänger: Warum verbruzelt mein CD4026BE?" Zitat daraus: >> Nur Pinnummern ohne Bezeichnungen? > In der Tat. Vielleicht wird einigen "Puristen" hier klar, wozu man > SOLIDE Schaltpläne mit SOLIDEn Symbolen braucht, die NICHT einfach eine > 1:1 Darstellung des Gehäuses sind! Durchaus richtig. Aber das eine muss das andere nicht ausschliessen. Siehe Anhänge. Ich finde es durchaus angebracht, wenn das Symbol auch noch darlegt, wo der entsprechende Pin am Gehäuse ist. Natürlich geht das nicht mehr bei großen Gehäusen mit hoher Pinanzahl. Aber bis dahin ist es ein Gewinn, solche Informationen im Schaltplan zu haben. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
@ Bernd Wiebus (berndwiebus) Benutzerseite >Durchaus richtig. Aber das eine muss das andere nicht ausschliessen. >Siehe Anhänge. Das sind die berühmten Ausnahmen, wo das Pinout vom Gehäuse gleichzeitig mit dem logischen Symbol übereinstimmt. >Ich finde es durchaus angebracht, wenn das Symbol auch noch darlegt, wo >der entsprechende Pin am Gehäuse ist. Das tut es IMMER, nämlich über die Pinnummern! (In der "Eagle-Sprache" sind es die Padnamen (Gehäuse) und Pinnamen (Symbol)).
Hallo Falk. Falk Brunner schrieb: > Das sind die berühmten Ausnahmen, wo das Pinout vom Gehäuse gleichzeitig > mit dem logischen Symbol übereinstimmt. Das ist nicht unbedingt eine Ausnahme. Bei kleineren und mittleren Gehäusen wird es fast immer möglich sein, Die Funktion des Pins (Name) und die Pinnumer an einen Pin an der entsprechenden Position eines Symbols zu schreiben. >>Ich finde es durchaus angebracht, wenn das Symbol auch noch darlegt, wo >>der entsprechende Pin am Gehäuse ist. > > Das tut es IMMER, nämlich über die Pinnummern! (In der "Eagle-Sprache" > sind es die Padnamen (Gehäuse) und Pinnamen (Symbol)). Aber wenn es "passt" ist weinger Zählaufwand erforderlich. Erleichtert das Leben, wenn Du mit Schaltplan und Multimeter auf einer Leiter stehst und Fehlersuche machst. ;O) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
@ Bernd Wiebus (berndwiebus) Benutzerseite >Das ist nicht unbedingt eine Ausnahme. DOCH! > Bei kleineren und mittleren >Gehäusen wird es fast immer möglich sein, Die Funktion des Pins (Name) >und die Pinnumer an einen Pin an der entsprechenden Position eines >Symbols zu schreiben. Aber nicht sinnvoll!!! Sowas macht nur die SPRINT-Layout Fraktion. Soll sie halt, hat aber mit gescheitem, (semi)professionellem Schaltplannetwurf nix zu tun. Das ist und bleibt Bastlerniveau. >Aber wenn es "passt" ist weinger Zählaufwand erforderlich. Es passt aber nur selten! >Erleichtert das Leben, wenn Du mit Schaltplan und Multimeter auf einer >Leiter stehst und Fehlersuche machst. ;O) Jaja . . .
Bernd Wiebus schrieb: >> In der Tat. Vielleicht wird einigen "Puristen" hier klar, wozu man >> SOLIDE Schaltpläne mit SOLIDEn Symbolen braucht, die NICHT einfach eine >> 1:1 Darstellung des Gehäuses sind! > > Durchaus richtig. Aber das eine muss das andere nicht ausschliessen. > Siehe Anhänge. > Ich finde es durchaus angebracht, wenn das Symbol auch noch darlegt, wo > der entsprechende Pin am Gehäuse ist. Oh je.. Ich hab es ja schon mitbekommen, daß du einer bist, der einen 7400 im Stromlaufplan als Kästchen mit 14 Beinen und ner Delle oben dargestellt haben will - aber aus sowas wird NIEMALS ein ordentlicher gut lesbarer und gut verstehbarer Stromlaufplan. Deshalb ist diese Darstellungsweise schlichtweg MURKS. Ich hatte dir ja woanders schon mal gesagt, daß derartige pseudo-realo-Darstellungen heututage Bockmist sind. Deutliches Beispiel dafür: ein LPC4088 mit 208 Pins. Wenn man da einen quadratischen Igel als Symbol hat, füllt der eine ganze Seite mit viel sinnlos leerem Platz mittendrin - und was da logisch zusammengehört, wird bei solcher Darstellung auch nicht erkenntlich. Also Bernd, du liegst schlichtweg falsch. (ähem.. aber den Unterschied zwischen Backannotation und Renumbering hast du inzwischen gelernt, ja?) W.S.
W.S. stellte fest: >Ich hatte dir ja woanders schon mal gesagt, daß derartige | >pseudo-realo-Darstellungen heututage Bockmist sind. /Ironie Ja, Bernd -das ist nicht in Ordnung, obwohl er Dir das schon an anderer Stelle gesagt hatte. \Ironie Bist Du hier der Ober-Normer, der allen Anderen vorschreibt, wie sie zu arbeiten haben? Mich kotzen Leute maximal an, die nur ihre Arbeits- weise als die einzig Wahre verkaufen wollen! Stell Dir vor: Es gibt Leute, die heute noch THT-Bauelemente auf Lochrasterplatinen verarbeiten. Für die ist es eine Arbeitserleichterung, eine Zeichnung mit der realen Lage der Anschlüsse zu erstellen.
Hallo W.S. W.S. schrieb: > Oh je.. > Ich hab es ja schon mitbekommen, daß du einer bist, der einen 7400 im > Stromlaufplan als Kästchen mit 14 Beinen und ner Delle oben dargestellt > haben will - ~~~ ~~ ~ > Ich hatte dir ja woanders schon mal gesagt, daß derartige > pseudo-realo-Darstellungen heututage Bockmist sind. Deutliches Beispiel > dafür: ein LPC4088 mit 208 Pins. Dir ist selber hoffentlich aufgefallen, dass Du einmal von einem Gehäuse mit 14 Pinen und einmal von einem mit 208 Pinnen sprichst? ;O) > Wenn man da einen quadratischen Igel > als Symbol hat, füllt der eine ganze Seite mit viel sinnlos leerem Platz > mittendrin - und was da logisch zusammengehört, wird bei solcher > Darstellung auch nicht erkenntlich. Klar, bei 208 Pinnen. Aber warum soll ein Schaltplan mit 14 (oder auch 28) Pinnen darum genauso aufgebaut sein? Das es für 208 Pinne nicht mehr machbar ist, heisst ja nicht, das es für 14 Pinne schlecht ist. ;O) > Also Bernd, du liegst schlichtweg falsch. Schon immer. Aus Erfahrung halt. ;O) > (ähem.. aber den Unterschied zwischen Backannotation und Renumbering > hast du inzwischen gelernt, ja?) Und Backannotation lehne ich noch immer ab. Eine Schaltung zuerst im Layout, und dann im Schaltplan ändern zu wollen, kann nur zu Unübersichtlichkeit führen. Renumbering vom Layout her dagegen kann sehr sinnvoll sein. Es ist eine Philosophiefrage, und viel hängt auch an Geschick des Ausführenden. Es bezieht sich aber NUR auf die Referenzbezeichner. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
W.S. schrieb: > Ich hab es ja schon mitbekommen, daß du einer bist, der einen 7400 im > Stromlaufplan als Kästchen mit 14 Beinen und ner Delle oben dargestellt > haben will - aber aus sowas wird NIEMALS ein ordentlicher gut lesbarer > und gut verstehbarer Stromlaufplan. Ich teile den 7400 in 5 Parts auf, 4 Gatter und Stromversorgung. Bei 2- und 4-fach OPVs genau so, anders kann man nicht einen lesbaren Schaltplan zeichnen. Selbst 1-fach OPVs haben einen extra Part als Stromversorgung. Ich hab das auf die harte Tour gelernt (Anschluß 4 und 7 vertauscht und der magische Rauch entwich dem OPV).
Peter Dannegger schrieb: > Ich teile den 7400 in 5 Parts auf, genau so sehe ich das auch. W.S. Nachtrag: Bestes Mann wo gibt schrieb: > Bist Du hier der Ober-Normer, der allen Anderen vorschreibt, wie sie > zu arbeiten haben? Mich kotzen Leute maximal an, die nur ihre Arbeits- > weise als die einzig Wahre verkaufen wollen! Ich bin nicht der Ober-Normer, sondern derjenige, der diese "Ober-Norm" kennt. Die Obernormer waren alles Leute, die schon vor Jahrzehnten Leiterplatten gemacht haben - als die Zeit der 3D-Verdrahtung im Blech-Chassis zuende ging. Mir kommen solche Beiträge vor wie das Herummaulen von Leuten, denen man gesagt hat "Hier in Deutschland hat es Rechtsverkehr und wenn du dich nicht dran hältst, dann knallt es gewaltig Blech auf Blech!" - und´die dann antworten "Bist du hier der Oberpolizist?" Es ist einfach nur die galoppierende Uneinsichtigkeit.
Hallo W.S. W.S. schrieb: > Es ist einfach nur die galoppierende Uneinsichtigkeit. Richtig. Vor allem bin ich Uneinsichtig wegen: Peter Dannegger schrieb: > Ich teile den 7400 in 5 Parts auf, 4 Gatter und Stromversorgung. > Bei 2- und 4-fach OPVs genau so, anders kann man nicht einen lesbaren > Schaltplan zeichnen. Selbst 1-fach OPVs haben einen extra Part als > Stromversorgung. > Ich hab das auf die harte Tour gelernt (Anschluß 4 und 7 vertauscht und > der magische Rauch entwich dem OPV). Bei mir ist es genau andersherum. Ich schieße mich regelmäßig mit den verteilten Symbolen weg. Entweder ich vergesse das Anschliessen (Gut wen der ERC eine Warnung schmeisst), oder ich such mir ständig im Schaltplan einen Wolf nach dem Rest. Das Vertauschen kommt eher nicht vor, weil ich normalerweise die Funktion an den Pin schreibe. Ok, es ist meine eigene Doofheit. Aber dann gestehe mir und anderen ähnlich Gestrickten (Und es gibt genug) einfach diese Methode, mit meiner Unzulänglichkeit umzugehen, zu. Ich hab es auch dutzende Jahre anders gehandhabt, aber trozdem nicht wirklich gelernt. Fazit: Wenn ich jetzt die Freiheit habe, es anders zu machen, mache ich es. Und wenn Du damit ein Problem hast, darfst Du es Dir Rahmen und über den Kamin hängen. Ich erkenne an, das es sicherlich Situationen (sehr große Schaltpläne) und Denkweisen gibt, die mit aufgelösten Symbolen besser zu handhaben sind. Dann werden diese Leute (und ich auch) diese Methodik auch anwenden, sobald sie (oder ich) es für angemessen halten, und ich werde mich dann auch nicht beschweren. > Mir kommen solche Beiträge vor wie das Herummaulen von Leuten, denen man > gesagt hat "Hier in Deutschland hat es Rechtsverkehr und wenn du dich > nicht dran hältst, dann knallt es gewaltig Blech auf Blech!" - und´die > dann antworten "Bist du hier der Oberpolizist?" Die EN/ISO/DIN60617 (ex DIN617) ist übrigens modular aufgebaut und lässt sehr viele Freiheiten. Das beinhaltet Bauteile in aufgelöster Darstellung und "Im Stück". Keine der Darstellungsmethoden wird bevorzugt. ;O) Dir so einfach einen Tschako überzustülpen würde ich aber auch als grob unhöflich betrachten und vermeide es daher. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
Ich könnte ohne die verteilen Symbole nur Dschungel als Schaltplan zeichnen. Wichtig ist allerdings dabei, daß wenn ein IC über mehrere Schaltplanseiten verteilt ist, man dies auch deutlich als Text irgendwo hinschreibt. Eventuell kann man dafür eine eigene Seite des Schaltplans spendieren. Wichtig ist hier die deutliche Darstellung der Referenznummer des Bauteils.
Hallo Jochen. Jochen Fe. schrieb: > Ich könnte ohne die verteilen Symbole nur Dschungel als Schaltplan > zeichnen. Wenn Busse und hierarchische Schaltpläne verwendet werden, wird das auch ohne verteilte Symbole recht übersichtlich. Mir fiel dass zum ersten mal auf, als ich so 199x von einem sehr alten Hasen einen gut gezeichneten Schaltplan in Protel vorgelegt bekam. Ganz ohne aufgelöste Bauteile, und schön übersichtlich. Das habe ich mir dann zum Vorbild genommen. > Wichtig ist allerdings dabei, daß wenn ein IC über mehrere > Schaltplanseiten verteilt ist, man dies auch deutlich als Text irgendwo > hinschreibt. Ja. Mit Angabe der Seite und eventuell einem Planzeiger. > Eventuell kann man dafür eine eigene Seite des Schaltplans > spendieren. Das ist bei größeren Plänen sowieso nötig. Für Kommentare, Hinweise ec. Auch wenn sowas nomalerweise implizit im Plan enthalten ist, finde ich es gut, sowas besser noch einmal explizit hinzuschreiben. Oft fällt mir dann gerade dabei ein Fehler auf, den ich sonst übersehen hätte. "Explicite is better than implicite" (Guido van Rossum) > Wichtig ist hier die deutliche Darstellung der > Referenznummer des Bauteils. Das ist obligatorisch. Wobei eine Struckturierung der Nummern nach Baugruppen ebenfalls wünschenswert ist. Das könnte aber auch durch alphanummerische Suffixe zur Referenz erfolgen. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
Also mit dem obigen Symbol des 4094 würde ich überhaupt nicht klarkommen. Bei mir muß alles schön übersichtlich sein, d.h. Eingänge links, Ausgänge rechts, VCC oben, GND unten und nicht alles wild durcheinander. Die Schaltpläne unterteile ich immer in Funktionsgruppen. Mir ist wurscht, wieviel Gatter auf einem Blatt sind, sie funktionieren ja unabhängig voneinander. Altium numeriert die hinterher eh alle durch. Wenn mir beim Layout die Zuordnung nicht gefällt, vertausche ich sie dann. Das mit dem Vertauschen der Versorgung passiert, wenn man im Schaltplan das OPV-Symbol spiegelt, also + und - Eingang vertauscht, damit der Schaltplan besser lesbar ist. Das ist mir nicht nur einmal passiert und auch allen meinen Kollegen. Und dann haben wir uns gesagt, Schluß mit dem Scheiß, es kommt ein extra Part als Versorgung hinzu. Dann muß man auch nicht mehr die Abblockkondensatoren usw. mit in die Funktionsschaltung reinquetschen. Das kommt alles an den unteren Rand, wo es nicht stört.
Angehängte Dateien:
-
Schaltplan.png
5,5 KB
Also bei Gattern und bei OPs, sowie auch bei großen Bauteilen finde ich es auch übersichtlicher, das passende Symbol oder eher die passenden Symbole zu haben. Bei nem Und-Gatter will ich wissen, ob es 2 Gatter mit 4 Inputs sind oder 4 Gatter mit 2 Inputs. Da will ich dann nicht den IC 1:1 im Schaltplan haben und erstmal suchen, ob es vielleicht noch einen 3. und 4. Eingang gibt. Auch bei OPs finde ich ein Dreieck deutlich angenehmer als ein Kasten mit allen Anschlüssen (zumal es ein gewusel wird, wenn man 2 in einem Package hat und die dann hintereinander bauen will). Oder ein großer FPGA ist in Banks unterteilt auch praktischer. Mein spezieller Fall war ein kleiner PIC. Platinenaufbaumäßig gesehen will ich am Rand der Platine einen 10poligen Stecker/Header haben, nahe dazu den PIC und dazu noch ein paar weitere IOs vom PIC für die Schaltung auf der Platine nutzen. Und da fand ich das Aussehen von der oberen Möglichkeit besser, als von der Unteren. Zugegeben, dass mit Vss1 und Vss2 ist schon nicht schön, daher mache ich für einen neuen PIC auch immer beide Arten von Symbolen. Aber in diesem Fall habe ich lieber 2 GND-Symbole als dass da ein Haufen an Leitungen umherfliegen, was auch ca. doppelt so viel Platz einnimmt. Außerdem brauche ich funktionell keinen ganzen Port. Wenn ich aber aus PortB und PortC einen 16bit Parallelbus machen wollen würde, würde ich eindeutig auch das untere Symbol nehmen. Da geht dann Funktion vor einfachem PCB-Layout und zudem ist der Schaltplan schöner, wenn die 16 Leitungen direkt untereinander sind. Peter Dannegger schrieb: > Das mit dem Vertauschen der Versorgung passiert, wenn man im Schaltplan > das OPV-Symbol spiegelt, also + und - Eingang vertauscht, damit der > Schaltplan besser lesbar ist. Da mag ich es, sofern es mehr als ein OP ist, wenn die Versorgungspins extra sind. Die brauch man dann auch nicht drehen oder spiegeln. Also z.B. 4 gleichaussehende OPs und als 5. noch die beiden Anschlüsse für Vcc/GND. Ich habe es auch schon gesehen, dass bei einem 4fach OP der erste ein OP-Dreieck mit Versorgungspins ist und die anderen 3 dann ohne. Find ich nicht so toll... Aber ist ja alles Geschmackssache und sofern es nur Hobby ist, kann es ja sowieso jeder so machen, wie er will. Wie sieht es eigentlich so im Beruf aus? Wird da von irgendjemanden festgelegt, wie man etwas zu machen hat? Also Aussehen vom Schaltplan, Notizpflichten (z.B. Verstärkung bei nem OP dazuschreiben, sodass man nicht erst groß rechnen muss), o.ä.? Oder ist das soweit egal, hauptsache es sieht einigermaßen ordentlich aus? Ich kenne es mit der Programmierung eines ex-Kollegen. Er hat sich eigentlich nicht viel aus Übersicht gemacht, dafür hat es aber funktioniert und vorallem war er schnell, was für den Chef großes Gewicht hatte. Sobald ich da aber was ändern sollte, brauchte ich erstmal fast nen Tag, um zu checken, wo was in dem Code ist..
Angehängte Dateien:
-
Schaltplan.jpg
130 KB
Hallo Michael. Michael Skropski schrieb: > > Wie sieht es eigentlich so im Beruf aus? Wird da von irgendjemanden > festgelegt, wie man etwas zu machen hat? Eher seltener.....es gibt Vorgaben. Aber eher über anderes. Zumindest bei kleineren Firmen. Große Firmen basteln sich eigene Normen nach Ihrem Bedarf. > Also Aussehen vom Schaltplan, Im allgemeinen ein Feld in der Zeichnung mit Datum, Schaltplanname, Nummer, Revisionstand, ec. stehen. > Notizpflichten (z.B. Verstärkung bei nem OP dazuschreiben, sodass man > nicht erst groß rechnen muss), o.ä.? Das würde ich begrüßen. Zumindest aus meiner Erfahrung gleichzeitig Entwicklung und Service fand ich es sehr praktisch, typische zu erwartende Messwerte in den Plan zu schreiben. Kann die Fehlersuche enorm beschleunigen.....ich hab ja nicht immer alles automatisch im Kopf. Allerdings wurde gerade das einige male Kritisiert: "Das hat da nichts zu suchen", "Das muss man so wissen", "Wie sieht das denn aus? Was soll der Kunde denken?" Nun, da habe ich dann halt zwei Pläne gemacht. Ein mal mit, und einmal ohne Eintrag. Ist natürlich nicht ISO9000 konform, sich seine eigene Daten passend zusammenzusuchen. > Oder ist das soweit egal, > hauptsache es sieht einigermaßen ordentlich aus? Das ist auch oft der Fall. Oft ist der Chef kein Elektroniker (oder gar überhaupt kein Techniker oder Naturwissenschaftler) und kann einen Schaltplan nicht von einem Schnittmusterbogen unterscheiden. Der kann dann nur beurteilen, ob es nett aussieht. Ich fand sowas immer deprimierend. Da hab ich mir die Mühe gemacht, und der kann es nicht würdigen. Und selbst wenn er lobt, weiss ich, das er lügt. > Ich kenne es mit der > Programmierung eines ex-Kollegen. Er hat sich eigentlich nicht viel aus > Übersicht gemacht, dafür hat es aber funktioniert und vorallem war er > schnell, was für den Chef großes Gewicht hatte. Sobald ich da aber was > ändern sollte, brauchte ich erstmal fast nen Tag, um zu checken, wo was > in dem Code ist... Und Dein Kollege, war der bei Änderungen auch flott? Oder musste der nicht auch erst überlegen? ;O) Wenn ich mir nicht selber Notizen und Kommentare mache, weiss ich in einem Monat nicht mehr, was ich eigentlich gemacht habe. Übrigens, egal wie toll Du den Schaltplan zeichnest, es ist nicht selten, das sich später im Feld sowas wiederfindet wie auf dem Bild im Anhang. Rechts unten, unter der S5, der grüne Glibber.... Erstaunlich, wie wacker sich die S5 in der Umgebung schlägt. In der gleichen Anlage waren Schütze ausgefallen, weil sich das Gehäuse im laufe der Zeit aufgelöst hatte. Beim Abschrauben der Leitungen zerbröselten alle Kunststoffteile derart, dass hinterher nur noch die Metalteile vorhanden waren. Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
:
Bearbeitet durch User
Bernd Wiebus schrieb: > Richtig. Vor allem bin ich Uneinsichtig.. ich habe das bereits gemerkt. Nun, und ich habe mir dazu ne Theorie zurechtgelegt. Bemerkenswert ist eine deutliche Korrelation, nämlich daß die Leute, die mit Schaltsymbolen nicht zurecht kommen und deshalb lieber Footprint-Symbole haben wollen, auch häufig diejenigen sind, die mit Eagle nicht zurecht kommen und deshalb sowas wie Diptrace udgl. bevorzugen. Einschließlich Horror vor Backannotation. Schaut man sich nun mal die TTL-Libs von Eagle an, dann sieht man, daß dort durchgängig mit Schaltsymbolen gearbeitet wird, also 4 Symbole NAND und 1 Symbol Versorgung beim 7400 - und so weiter. Einen Käfer mit 14 Beinen findet man dort unter den Symbolen nicht. (Ich jedenfalls nicht) Nach meiner bescheidenen Meinung rührt die obige Korrelation von einer nur schwach ausgebildeten visuellen Abstraktionsfähigkeit der betreffenden Personen her. Sie kommen einfach nicht so recht mit Schaltsymbolen zurecht und wünschen sich deshalb eine eher naturalistische Darstellung des Gehäuses. Nein, ich will hier niemenden öffentlich für doof erklären, wir müssen uns sowieso genau so nehmen, wie wir gebacken sind. Aber diejenigen, die es betrifft, haben so vielleicht einen Anhaltspunkt zur Selbstbetrachtung und zur Einschätzung der eigenen Mens. W.S.
Es gibt seltene Fälle, wo ich auch die Pins so wie im Layout benutzt habe, allerdings wird der Baustein dann wesentlich größer, weil ich dann die Innenschaltung blockbildartig einzeichne. Das aber nur, wenn es die Lesbarkeit des gesamten Blattes erhöht. Ein TL494, SG3524 oder ähnlich fallen in diese Kategorie. Oberstes Gebot ist jedoch die Lesbarkeit. Ansonsten sind nur Pläne von Anfängern mit geometrisch angeordneten Pins gezeichnet, oder eventuell Bausätze von Conrad o. ä. wo für den Hersteller die Lesbarkeit für den Kunden vollkommen egal ist.
:
Bearbeitet durch User
Peter Dannegger schrieb: > Also mit dem obigen Symbol des 4094 würde ich überhaupt nicht > klarkommen. Bei mir muß alles schön übersichtlich sein, d.h. Eingänge > links, Ausgänge rechts, VCC oben, GND unten und nicht alles wild > durcheinander. > > Die Schaltpläne unterteile ich immer in Funktionsgruppen. > Mir ist wurscht, wieviel Gatter auf einem Blatt sind, sie funktionieren > ja unabhängig voneinander. Altium numeriert die hinterher eh alle durch. > Wenn mir beim Layout die Zuordnung nicht gefällt, vertausche ich sie > dann. > > Das mit dem Vertauschen der Versorgung passiert, wenn man im Schaltplan > das OPV-Symbol spiegelt, also + und - Eingang vertauscht, damit der > Schaltplan besser lesbar ist. > Das ist mir nicht nur einmal passiert und auch allen meinen Kollegen. > Und dann haben wir uns gesagt, Schluß mit dem Scheiß, es kommt ein extra > Part als Versorgung hinzu. > Dann muß man auch nicht mehr die Abblockkondensatoren usw. mit in die > Funktionsschaltung reinquetschen. Das kommt alles an den unteren Rand, > wo es nicht stört. Nachdem Ihre Entprell-Routine und der Hype darum für mich ein rotes Tuch ist, endlich hier mal eine sinnvolle Meinung :-)
W.S. schrieb: > Nun, und ich habe mir dazu ne Theorie zurechtgelegt. Bei der Datenlage aber eine sehr sehr gewagte Theorie. Wieviele Leute hast Du denn befragt bzw. untersucht - worauf stützen sich diese Beobachtungen. Diese Leute kommen die aus dem Hobby- oder dem Professionellen Bereich?. Zu Symbolen, ein Part oder Multipart: Meine Meinung ist das man das Eine oder das Andere nicht als das Richtige oder das Falsche bezeichnen kann. Ich platziere die Bauteile mal als ein Part und mal als Multipart. Je nach Schaltung und je nach Information die ich transportieren möchte benutze ich das eine oder das andere. Zur Ausgangsfrage über die Abblockkondensatoren: Ich platziere sie üblicherweise in einer Flucht nach unten am Rand des Schaltplans. Dann wird in grüner dicker Schrift dazu geschrieben wo sie im PCB hingehören z.B. U1 Pin 1. Ich platziere sie nicht im Schaltplan weil sie meiner Meinung nach unwichtig für das Verständnis der Schaltung sind. Ich vermeide Linienlabyrinte, arbeite mit Funktionsgruppen und Signalnamen um die Funktion und die Übersicht zu wahren (so wie Peter Dannegger es beschrieben hat). MfG Taz
Was für mich immer wieder ein unklarer Fall ist, wie das ästhetisch sinnvoll zu machen ist, wenn zwischen im Raster an einem Bauteil horizontal abgehenden Leitungen an einer Stelle ein GND-Symbol untergebracht werden muß. Manchmal wird das GND-Symbol um 90° gedreht, manchmal als Signal aus dem "Leitungskamm" nach unten geführt. Ein wirklich gutes System habe ich noch nicht gefunden. Viele Grüße W.T.
Georg schrieb: > Helge A. schrieb: >> Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im >> gleichen Netz hängen natürlich) direkt aufeinander. > > Dann musst du einen guten Layouter haben, der ganz von selbst weiss, an > welchen ICs er Stützkondensatoren vorsehen muss (und welche). > Normalerweise ist das Aufgabe des Schaltungsentwicklers, hängt aber > natürlich davon ab, wer denn besser qualifiziert ist. > > Du wirst schon deine Gründe haben, dem Layouter mehr zu vertrauen als > dir selbst... > > Georg Alles Stützkondensatoren am Bildrand zusammen und dranschreiben, an welchen Pin von welchem IC sie gehören, ist auch eine sehr übersichtliche Möglichkeit. Habe ich neulich in einem Referenzdesign von TI so gesehen. Mir hats gefallen.
Georg schrieb: > Helge A. schrieb: >> Ich plaziere sogar im Schaltplan mehrere gleiche C's (die alle im >> gleichen Netz hängen natürlich) direkt aufeinander. > > Dann musst du einen guten Layouter haben, der ganz von selbst weiss, an > welchen ICs er Stützkondensatoren vorsehen muss (und welche). > Normalerweise ist das Aufgabe des Schaltungsentwicklers, hängt aber > natürlich davon ab, wer denn besser qualifiziert ist. Ich durfte 'mal einen Siemens-Schaltungsentwickler kennenlernen, der irgendwann zum selbstlayouten übergegangen war, nachdem ein anderer Layouter alle Stützkondensatoren schön übersichtlich am Platinenrand versammelt hatte... :)
mse2 schrieb: > ...Layouter alle Stützkondensatoren schön übersichtlich am Platinenrand > versammelt hatte... :) Cool, der muß aber mal Eier im der Hose gehabt haben.
Taz schrieb: > mse2 schrieb: >> ...Layouter alle Stützkondensatoren schön übersichtlich am Platinenrand >> versammelt hatte... :) > > Cool, der muß aber mal Eier im der Hose gehabt haben. Vermutlich war das sein letzter Tag und er wollte eh gekündigt werden. Bei uns macht auch jeder Schaltung und Layout selber. Ich bin mir nicht sicher, ob ein externer Layouter überhaupt Kosten oder Zeit einsparen kann. Man muß dann ja haufenweise Rules definieren über alle Details, die man im Kopf hat.
Walter Tarpan schrieb: > wenn zwischen im Raster an einem Bauteil > horizontal abgehenden Leitungen an einer Stelle ein GND-Symbol > untergebracht werden muß. Das ist im Allgemeinen ein unlösbares Problem, dem man sich nur auf folgende Arten nähern kann: 1. Symbole so kreieren, daß genug Platz vorhanden ist - mMn die beste Lösung. Zumeist reicht es aus, die GND-Anschlüsse unterhalb der anderen Pins im symbol zu zeichnen, so daß nix Anderes weiter unten dazwischen kommt. 2. Unterhalb des Symbols ein GND plazieren und Netzleitung dorthin ziehen. 3. Sich ein GND symbol selbst kreieren, das deutlich weniger als eine Rastereinheit hoch ist. Sieht aber bäh aus. 4. GND um 90° drehen - sieht noch viel schlimmer aus. Taz schrieb: > Bei der Datenlage aber eine sehr sehr gewagte Theorie. Nun, die Fakten sind da, nachzulesen weiter oben in diesem Thread. Fehlt bloß noch die Theorie dazu. Ich hätte ansonsten keine griffige Hypothese, womit man die beobachtbare Bockigkeit von Zeitgenossen sich rational erklären kann. W.S.
Hallo W.S. W.S. schrieb: > Nach meiner bescheidenen Meinung rührt die obige Korrelation von einer > nur schwach ausgebildeten visuellen Abstraktionsfähigkeit der > betreffenden Personen her. Sie kommen einfach nicht so recht mit > Schaltsymbolen zurecht und wünschen sich deshalb eine eher > naturalistische Darstellung des Gehäuses. > > Nein, ich will hier niemenden öffentlich für doof erklären, wir müssen > uns sowieso genau so nehmen, wie wir gebacken sind. Aber diejenigen, die > es betrifft, haben so vielleicht einen Anhaltspunkt zur > Selbstbetrachtung und zur Einschätzung der eigenen Mens. Richtig. Du darfst mich ruhig für doof erklären, ich bin mir seit immer bewusst, dass ich nicht so schlau bin wie andere. Auf der anderen Seite nehme ich mir die Freiheit, mir meine eigenen Eselsbrücken und Denkhilfen zu bauen und zu benutzen. Und da ich nicht der einzige Doofe auf der Welt bin, und solche Hilfestellungen vieleicht auch für Normalos interessant sein könnten, halte ich damit auch nicht hinter dem Berg. Im Gegensatz zu Dieter Nuhr bin ich halt der Meinung, das keine Ahnung haben nicht unbedingt ein Grund für "Klappe halten" ist. ;O) Mit freundlichem Gruß: Bernd Wiebus alias dl1eic http://www.dl0dg.de
W.S. schrieb: > Nun, die Fakten sind da, nachzulesen weiter oben in diesem Thread. Fehlt > bloß noch die Theorie dazu. Ich hätte ansonsten keine griffige > Hypothese, womit man die beobachtbare Bockigkeit von Zeitgenossen sich > rational erklären kann Wenn die Theorie fehlt und keine Hypothese vorhanden ist und man eine Statistik über 3 Punkte auf Millionen von Routern hoch skaliert - dann ist das mehr als fragwürdig. Zudem ist in diesem Forum nur eine kleine Teilmenge aller Router vertreten, die noch nicht mal repräsentativ ist. Mit Verallgemeinerungen wär ich doch sehr vorsichtig, vielleicht hast Du dich auch nur blöd ausgedrückt. Aber was mich interessieren würde: gelten deine Beobachtung auch für das Altium Live Forum in dem mehr internationale Leute vertreten sind und ein besseres Verhältnis von Einsteiger, Hobby und Profi Anwendern besteht. Gruß Taz
Paul Baumann schrieb: > Ich mache oft 2 Schaltpläne: Den "offiziellen", so wie Du ihn gerne > hast > und einen weiteren nur für mich zum Layouten. Das finde ich auch nicht schlecht, solange der "offizielle" Schaltplan lesbar ist. Wollte zunächst hier nicht mit schreiben, aber da ich Schaltpläne lesen muss und wir zwei Formen von Schaltplänen haben, die einen sind so lang wie eine Tapete und die anderen, da muss man immer hin und her blättern und auf die Verweise achten. Die "Tapeten", wie ich sie nenne, da findest du manchmal erst nach einer halben Stunde ein Bauteil. Das liegt daran, dass es heute kombinierte Schaltpläne sind, aus Stromlaufplan und Schaltplan. Würde mir wirklich wünschen, solche Schaltpläne wie Falk sie zeichnet, zu bekommen.
Bernd Wiebus schrieb: > Das würde ich begrüßen. Zumindest aus meiner Erfahrung gleichzeitig > Entwicklung und Service fand ich es sehr praktisch, typische zu > erwartende Messwerte in den Plan zu schreiben. > Kann die Fehlersuche enorm beschleunigen.....ich hab ja nicht immer > alles automatisch im Kopf. Ein Traum für jeden Techniker draußen an der Elektrik/Elektronik.
Taz schrieb: > gelten deine Beobachtung auch für das > Altium Live Forum in dem mehr internationale Leute vertreten sind und > ein besseres Verhältnis von Einsteiger, Hobby und Profi Anwendern > besteht. Natürlich NICHT, denn in so einem Forum lese ich nicht. Wozu auch? Mir hatte es für einen Einblick gereicht, diverse Erlebnisse auf der Embedded gehabt zu haben. Erster Einblick: vor 2..3 Jahren. Hab ne Scheibe in die Hand gedrückt bekommen, genauer gesagt eine Hochglanz-Verpackung, äußerst edel (ja, sowas muß auch mal gesagt werden) und mit Scheibe drin. Bemerkung des jungen Mannes am Stand: "Sehnse sich das mal an, sie als Eagle-Benutzer, da werden ihnen die Augen übergehen, ist nicht wirklich teurer als ihr Eagle, aber wesentlich besser." Nun gut, Scheibe installiert, Demo erwartet, aber außer dem sehr undezenten Hinweis, daß ohne einen anzufordernden Demo-Lizenzschlüssel hier reinweg GARNIX geht, war nix. Sowas ist mir zu blöd. Ich erwarte von einem Anbieter, daß er auf MICH zugeht und nicht, daß ich um eine Offerte betteln muß. Also alles wieder von der Platte geputzt, verarschen kann ich mich selber, da brauche ich keinen Ladenschwengel egal aus welchen Hause. Zweiter Einblick: auf der letzten Embedded. Hab auf dem Stand einfach einen Vertreter angesprochen "Könnse mir mal Ihr Altium vorführen?" - was ich da erlebt habe, hatte ich hier schon mal geschildert. Bitte selber danach suchen. Fazit: Altium ist mir erheblich zu umständlich, lediglich gut vorbereitete Demos laufen wie Sahne durch (wen wundert's). Und jetzt fragt mich einer nach so einem Altium Live Forum... Was soll ich da? Ich habe genug gesehen, um mir meine Meinung zu bilden. Immer mal an den älteren Cato denken: ceterum censeo... Genau SO sehe ich dieses auch: CENSEO! W.S.
Hi W.S., Du hast natürlich recht, Bekloppte gibt es immer wieder und überall, die ziehen sie durch alle Berufsgruppen. Ist aber ein weinig OT. Das Dir Altium zu umständlich ist kann ich gut verstehen, man braucht ein wenig Einarbeitungszeit und ein gewisses Verständnis dafür wie das Programm arbeitet. Da wir uns vom eigentlichen Thema entfernt haben schreibe ich dazu nichts mehr : Senseo und Prost Taz
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.