VHDL bidirektionaler Treiber

[John S. (Gast)]

Hallo zusammen,
ich fange gerade an mit VHDL und Quartus. Ich möchte einen Buffer
basteln, der aus einem gemultiplexten Address-/Datenbus die Daten
rausholt und gleichzeitig in beide Richtungen die Daten treiben kann,
je nachdem, ob Lese- oder Schreibzugriff.
Die Datei habe ich als Vorlage von Altera. Kann mir einer genau
erklären, was da gemacht wird bzw. wie das Timing ist? Ich verstehe das
nicht ganz.
Ich danke Euch herzlich.
John

[FPGA-User (Gast)]

s. Anhang

[John S. (Gast)]

@FPGA-User
Vielen Dank! Hat mir sehr geholfen!