Forum: FPGA, VHDL & Co. Schalter in VHDL entprellen


von Hannes (Gast)


Lesenswert?

Hallo

Könnt ihr mir sagen, wie man am einfachsten einen Schalter mittels VHDL
entprellt? So weit ich weiss, synchronisiert man den analogen Eingang
ein - also zweimal mit dem Clock (100KHz) abtakten - und dann?
Einfach in ein Schieberegister rein?
Oder gibt es eine einfachere Möglichkeit?

Hannes

von Ines (Gast)


Lesenswert?

Wie lange prellt Dein Schalter denn?

Gruß
Ines

von Hannes (Gast)


Lesenswert?

Hi Ines

Er prellt ca. 1ms.

Hannes

von Jörn (Gast)


Lesenswert?


von Benedikt (Gast)


Lesenswert?

Wenn es eine absolut einfache Lösung sein soll:
Den Taster auf ein Taktflankengesteuertes Latch legen, das mit 10-500Hz
getaktet wird.
Funktioniert wunderbar, ist einfach und benötigt kaum Resourcen.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.