Moin Leute, ich habe mir einen SDRAM Controller von Opencores runtergeladen und moechte ihn in mein Design einbinden. Der Sourcecode ist in VHDL und mein Design in Verilog. Wie kann ich beide geschickt integrieren? Mal eine generelle Frage: Wird es Zeit fuer mich zu VHDL umzusteigen? Wird Verilog irgendwann ausgestorben sein? Beste Gruesse aus der Ferne, Hartmut
Eigentlich muesste es reichen, einfach den SDRAM Controller als Modul in deinem Verilog Code einzubinden. Allerdings wirst Du es dann nicht mehr mit dem freien ModelSim simulieren koennen, da dies keine Mixed-designs unterstuetzt. Austerben werden erstmal weder noch: in Deutschland ist VHDL verbreitet, in den USA stehen die meisten Firmen auf Verilog. Zen
Vielen Dank fuer die schnelle Antwort. Ich versuche es als Modul einzubinden. Muesste eigenltihc klappen. Aufs Simulieren muss ich dann eben verzichten. Hartmut
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.