"Unter-Entities" in VHDL und alles in Altium verkabeln?

[Samuel J. (capstrovor)]

Hallo

Ich wollte fragen, ob es möglich ist anstatt einer (bzw vielen) port 
map(s) alles in Altium zu "verkabeln"?

Also dass ich die Teilkomponenten mit VHDL beschriebe und dann die 
Schnittstellen der Teilkomponenten in Altium verbinde, und Altium mir 
dann den fertigen VHDL Code ausspuckt.

Ist das möglich?

mfg

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Samuel J. schrieb:
> Ist das möglich?
Es wäre ein schlechtes Tool, wenn es das nicht könnte. Das konnten schon 
die ältesten ISE Versionen von Xilinx.

Allerdings könnte man dich fragen: was sollte das bringen?

[Samuel J. (capstrovor)]

Naja es ist dann leichter den Überblick bei 10 oder 20 Unterkomponenten 
zu bewahren, da man nicht immer Hilfssignale erzeugen muss usw.

[J. S. (engineer)]

In der guten alten Zeit haben wird das nur so gemacht. Altium hiess 
damals noch Protel, wenn man das so sagen darf und kam mit dem "Advanced 
PLD" Tool, das eine totale Integration von PLD-Verdrahtung und PCB 
erlaubte.

Leider ist das nie richtig weiterentwickelt worden, als sich die 
FPGA-Tools etablierten und inwieweit das mit dem heutigen Altium 
(effektiv) geht, weiss ich nicht, würde mich aber interessieren.

[schon fertig (Gast)]

ja, kann Altium, so funktionieren die Altium Libs für FPGA

Symbol erstellen, VHDL Datei zuweisen, fast fertig

[Samuel J. (capstrovor)]

>Symbol erstellen, VHDL Datei zuweisen, fast fertig

Wo muss ich das erstellen?