Hi, ich arbeite mich gerade in die VHDL-Programmiersprache ein und bin auf den shr-Befehl gestoßen: x : std_logic_vector(12 downto 0) y : std_logic_vector(2 downto 0) ...x(3 downto 0):=shr(x,y)(3 downto 0) Was bedeutet diese Anweisung? lg Steff
Hi nochmal, desweiteren stoße ich auch noch auf folgende Zeile: ... y:=conv_std_logic_vector(conv_unsigned(S,3),3); wobei S der Laufindex einer for-Schleife ist. Wird durch conv_unsigned Integerzahl in eine binäre Zahl umgewandelt?!?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.