Nexys 4 Constraints

[Andreas Kellermann (Gast)]

Salü Zusammen

Ich bin einigermaßen verwirrt, wie die für das Nexys 4 Board zur 
Verfügung gestellten Constraint Files (Master.xdc). Wenn ich die Ports 
als:

led   :  ledSTD_LOGIC_VECTOR (15 downto 0);

Verwende, funktioniert alles Problemlos. Versuche ich aber ein Port als:

led[0] : STD_LOGIC;

zu deklariere, kann der Code nicht mehr compiliert werden und landet im 
Syntax Error Folder. Ich würde mich sehr freuen, wenn mir jemand auf die 
Sprünge helfen könnte!

Danke und Gruess
Andresa

[Christian R. (supachris)]

Das ist doch VHDL Port Deklaration, das gehört keinesfalls in das XDC 
File. Dort kommen nur die Sachen rein, die die physikalischen Anschlüsse 
am FPGA kennzeichnen, also Location, IO-Spannung, Timing-Constraints 
usw.
Und selbst wenn du das im VHDL Quellcode stehen hast, ergibt das keinen 
Sinn, denn ein Vektor kann nur aus gleichen Elementen bestehen, also 
kannst du nicht ein Element einzeln deklarieren.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Andreas Kellermann schrieb:
> landet im Syntax Error Folder.
Und zwar steht dort dann genau WAS?

Christian R. schrieb:
> Das ist doch VHDL Port Deklaration
Das ist gar nichts. Ich sehe nur Zeilen, die für sich allein jedes Mal 
einen Fehler geben müssen. Das Problem ist also wie so oft ausserhalb 
des geposteten Codes.

[Christian R. (supachris)]

Lothar Miller schrieb:
> Das ist gar nichts. Ich sehe nur Zeilen, die für sich allein jedes Mal
> einen Fehler geben müssen.

Naja, den Typo in der ersten Zeile hab ich mal ignoriert, die zweite 
Zeile ist kompletter Blödsinn.

[Andreas Kellermann (Gast)]

Salü Christian und Lothar

Danke für eure Antworten, ihr habt ja recht, dass ganze ist etwas aus 
dem Kontext herausgerissen.

Also was ich meine ist, dass ein Code mit Vektoren funktioniert. Bsp:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity blink_test is
    Port 
    (
        led    : out STD_LOGIC_VECTOR (1 downto 0)
    );
end blink_test;

architecture Behavioral of blink_test is

begin
    led (1 downto 0) <= "11";
end Behavioral;

Das Selbe mit einzeln definierten led[] Ports zu versuchen, ist 
hoffnungslos. Bsp:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity blink_test is
    Port 
    (
        led[0]    : out STD_LOGIC
    );
end blink_test;

architecture Behavioral of blink_test is

begin
    led[0] <= '1';
end Behavioral;

Das .xdc ist direkt von Digilent und die betreffenden Ports werden dort 
auch als led[0], led[1],... etc. beschrieben (siehe Anhang).
Ist es einfach nicht möglich die led's hier als einzelne Ausgänge 
aufzurufen oder wo genau liegt das Problem hier?
Ehrlich gesagt habe ich mit Quartus und Blockschaltbildern angefangen, 
"[]" Port Definitionen haben dort gut funktioniert...

Vielen Dank für eure Hilfe und Gruess

[Christian R. (supachris)]

Das zweite Beispiel ist auch Quatsch und funktioniert nicht. Endweder 
Vektor oderr haltz kein Vektzor. Ein Mischmasch geht nicht. Nimm das 
richtige Beispiel und gut ist. Eckige Klammern haben dort nichts zu 
suchen, lass dann halt einfach das [0] ganz weg.

[Fpgakuechle K. (Gast)]

Andreas Kellermann schrieb:

>

> library IEEE;
> use IEEE.STD_LOGIC_1164.ALL;
> 
> entity blink_test is
>     Port
>     (
>         led[0]    : out STD_LOGIC
>     );
> end blink_test;
> 
> architecture Behavioral of blink_test is
> 
> begin
>     led[0] <= '1';
> end Behavioral;
>

>
> Das .xdc ist direkt von Digilent und die betreffenden Ports werden dort
> auch als led[0], led[1],... etc. beschrieben (siehe Anhang).
> Ist es einfach nicht möglich die led's hier als einzelne Ausgänge
> aufzurufen oder wo genau liegt das Problem hier?
> Ehrlich gesagt habe ich mit Quartus und Blockschaltbildern angefangen,
> "[]" Port Definitionen haben dort gut funktioniert...
>
> Vielen Dank für eure Hilfe und Gruess


In AHDL steht der Index zwischen eckigen Klammern, in VHDL in runden.

MfG,

[Andreas Kellermann (Gast)]

Ja, ich habe auch einfach mit std_logic_vector und der Port Deklaration 
einzelner Pins mit, zB. "led (0), led (1) etc. weitergemacht. Hat mich 
halt nur interessiert wieso sie das so machen.

Vielen Dank nochmals!

[Christian R. (supachris)]

Naja im xdc geht das, man kann da z.B. einen Vektor über verschiedene IO 
Bänke verteilen und die einzelnen Elemente des Vektors auch mit 
verschieden IO Spannungen laufen lassen.