Timer Prescaler

[Daniel K. (daniel_k80)]

Hallo,

ich versuche gerade mir einen konfigurierbaren Timer mit PWM in VHDL zu 
erschaffen und habe da eine Frage zu der Simulation.
Ich habe den Code

    Half_Prescaler <= '0' & Prescaler(Width - 1 downto 1);
    
    process begin
        if(Prescaler = "00000000") then
            Clock <= '0';
        elsif(Prescaler = "00000001") then
            Clock <= Clock_In;
        else
            wait until rising_edge(Clock_In);
            if(Clock_Counter = (to_integer(unsigned(Half_Prescaler)) - 1)) then
                Clock <= not Clock;
                Clock_Counter <= 0;
            else     
                Clock_Counter <= Clock_Counter + 1;    
            end if;
        end if;
    end process;

Dieser Code funktioniert in der Simulation aber nicht...die Simulation 
bleibt bei 0ps stehen.
Wenn ich den Code nun so schreibe

    Half_Prescaler <= '0' & Prescaler(Width - 1 downto 1);
    
    process (Clock_In)
    begin
        if(Prescaler = "00000000") then
            Clock <= '0';
        elsif(Prescaler = "00000001") then
            Clock <= Clock_In;
        else
            if rising_edge(Clock_In) then   
                if(Clock_Counter = (to_integer(unsigned(Half_Prescaler)) - 1)) then
                    Clock <= not Clock;
                    Clock_Counter <= 0;
                else     
                    Clock_Counter <= Clock_Counter + 1;    
                end if;
            end if;
        end if;
    end process;

funktioniert die Simulation. Ist das nicht praktisch das selbe?
Oder liegt das daran, dass im ersten Beispiel keine Signale in der 
Sensitivity List stehen?

Danke für eine Antwort!

Gruß
Daniel

[Schlumpf (Gast)]

Hallo Daniel,

wenn du schon vermutest, dass es an der Sensitivity-List liegen könnte, 
warum probierst du es nicht einfach aus?
Wäre doch 10mal schneller gegangen, als die Frage hier zu posten, oder 
nicht?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Daniel K. schrieb:
> Dieser Code funktioniert in der Simulation aber nicht...
Klar. Weil du mit einem "wait" keinen asynchronen Reset beschreiben 
kannst. Mal überlegen: ein Prozess ohne Sensitivliste wird ständig 
durchlaufen, bis zum nächsten "wait". Im Fall von Prescaler="00000000" 
oder Prescaler="00000001" kommt der Simulator aber niemals zu einem wait 
und rechnet sich zu Tode. Mach einfach mal im ersten Fall den Initwert 
von Prescaler z.B. auf "00000011" und sieh dir dann nochmal die 
Simulation an.

> funktioniert die Simulation.
Sie ist aber falsch, weil das Signal "Prescaler" in der Sensitivliste 
fehlt.

> funktioniert die Simulation.
Aber nicht die Hardware. Man verwendet keinen asynchronen und zudem 
kombinatorischen Reset...

> Ist das nicht praktisch das selbe?
Es ist in beiden Fällen eine fehlerhafte Beschreibung. Sieh dir mal an, 
wo andere den Takt unterbringen. Was ist bei dir anders?

BTW: so werden keine Takte zur Verwendung im FPGA gemacht:
>  Clock <= not Clock;

[Daniel K. (daniel_k80)]

Schlumpf schrieb:
> Hallo Daniel,
>
> wenn du schon vermutest, dass es an der Sensitivity-List liegen könnte,
> warum probierst du es nicht einfach aus?
> Wäre doch 10mal schneller gegangen, als die Frage hier zu posten, oder
> nicht?

Hallo Schlumpf,

ich habe es ja ausprobiert....wie gesagt mit der Liste funktioniert es 
auch. Ich wollte lediglich wissen ob meine Vermutung richtig ist....

@ Lothar:
Danke für deine Erklärungen :D
Dann fange ich am besten noch mal von vorne an :o

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Daniel K. schrieb:
> Dann fange ich am besten noch mal von vorne an :o
Naja, ein wenig koordiniert Umsortieren reicht eigentlich schon aus...

(Abgesehen natürlich von der Tatsache, dass so kein Takt für ein FPGA 
erzeugt werden sollte!)

[Daniel K. (daniel_k80)]

Lothar Miller schrieb:
> Daniel K. schrieb:
>> Dann fange ich am besten noch mal von vorne an :o
> Naja, ein wenig koordiniert Umsortieren reicht eigentlich schon aus...
>
> (Abgesehen natürlich von der Tatsache, dass so kein Takt für ein FPGA
> erzeugt werden sollte!)

Hallo Lothar,

ich hatte im restlichen Code auch irgendwie einen Knoten drin, daher 
habe ich das neu gemacht ;)
Ich bin dann auch von der Idee abgewichen den Prescaler wie oben 
einstellbar zu machen und habe nun einen Prescaler mit Zweierpotenzen 
realisiert....der reicht auch aus.

Kannst du mir vielleicht noch kurz erklären warum so kein Takt erzeugt 
werden sollte?
Danke schon mal :)

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Daniel K. schrieb:
> Kannst du mir vielleicht noch kurz erklären warum so kein Takt erzeugt
> werden sollte?
> Danke schon mal :)
Weil das ein physikalisch schlechter Takt ist, der von der Toolchain 
nicht analysiert und bewertet werden kann (Jitter, Delay, Zugang zu den 
Taktnetzen...).

Statt dessen arbeitet man mit 1 einzigen Takt und Click-Enables. Sieh 
dir auf meiner HP mal das Lauflicht und andere Beispiele an. Dann siehst 
du, wie es gemacht wird.